[发明专利]相变存储器存储单元底电极的制作方法

说明书

技术领域

本发明涉及半导体制造技术领域，特别涉及一种相变存储器存储单元底电极的制作方法。

背景技术

目前，相变存储器(Phase-Change RAM，PC RAM)由于具有非易失性、循环寿命长、元件尺寸小、功耗低、可多级存储、高效读取、抗辐照、耐高低温、抗振动、抗电子干扰和制造工艺简单等优点，被认为最有可能取代目前的闪存(Flash)、动态随机存取存储器(DRAM)和静态存储器(SRAM)而成为未来半导体存储器主流产品。

PC RAM存储单元的结构示意图如图1所示，其包括位于绝缘层100中的相变层102，以及与相变层接触的底电极101和顶电极103。相变层102、底电极101和顶电极103都为柱状。绝缘层100可以是氧化硅；底电极101可以是掺杂的多晶硅、掺杂的非晶硅或者金属钨的硅化物等导电材质；顶电极103可以是金属铜、金等。PC RAM存储单元的相变层，是相变存储器最核心的区域，用于相变材料发生相变，实现存储功能。目前相变层有多种合金材料，一般为硫族化物，而锗锑碲(GST，GeSbTe)合金是公认的研究最多的最为成熟的相变材料。相变层要实现相变需要较高的温度，一般使用底电极对相变层进行加热，而顶电极仅起到互连作用。底电极对相变的加热效果好坏将直接影响相变存储器的读写速率。为了获得良好的加热效果，相变存储器一般采用大驱动电流，因此其写操作电流要达到1毫安(mA)左右，然而驱动电流并不能无限制地上升，大驱动电流会造成外围驱动电路以及逻辑器件的小尺寸化困难。现有一种提高加热效果的方法是，缩小底电极与相变层的接触面积，提高接触电阻。因此，如何缩小底电极与相变层的接触面积，成为相变存储器制作过程中比较关注的问题。

发明内容

有鉴于此，本发明解决的技术问题是：缩小底电极与相变层的接触面积。

为解决上述技术问题，本发明的技术方案具体是这样实现的：

本发明公开了一种相变存储器存储单元底电极的制作方法，该方法包括：

在半导体衬底上依次沉积掺杂的多/非晶硅层和氮化硅层；所述掺杂的多/非晶硅层的含义为掺杂的多晶硅层或者掺杂的非晶硅层；

在氮化硅层的表面涂布光阻胶层，并曝光显影图案化所述光阻胶层，所述图案化的光阻胶层为圆柱形，用于定义各个存储单元的位置；

以图案化的光阻胶层为掩膜，刻蚀所述氮化硅层形成图案化的圆柱形氮化硅层；

去除光阻胶层后，以图案化的圆柱形氮化硅层为掩膜，对掺杂的多/非晶硅层进行氧化形成具有第一预定宽度和第一预定深度的氧化硅层；所述第一预定深度的氧化硅层为掺杂的多/非晶硅层的高度；所述第一预定宽度的氧化硅层为各个存储单元底电极之间的缝隙；所述底电极位于圆柱形氮化硅层下方，为未氧化的圆柱形掺杂多/非晶硅层。

所述去除光阻胶层后，以图案化的圆柱形氮化硅层为掩膜，对掺杂的多/非晶硅层进行氧化形成具有第一预定宽度和第一预定深度的氧化硅层之前，该方法进一步包括：以图案化的圆柱形氮化硅层为掩膜，刻蚀掺杂的多/非晶硅层至第二预定深度和第二预定宽度的步骤；

所述第一预定宽度大于第二预定宽度，第一预定深度大于第二预定深度。

所述刻蚀掺杂的多/非晶硅层为各向同性刻蚀或者各向异性刻蚀；

所述各向同性刻蚀掺杂的多/非晶硅层的气体包括四氟化碳CF₄、六氟化硫SF₆或三氟化氮NF₃中的一种，或者几种的任意组合；

所述各向异性刻蚀掺杂的多/非晶硅层的气体包括CF₄、溴化氢HBr或氯气Cl₂中的一种，或者几种的任意组合。

所述氧化为热氧化或者等离子辅助氧化的方法。

在沉积掺杂的多/非晶硅层和氮化硅层之间，该方法进一步包括对掺杂的多/非晶硅层进行氨气退火的步骤。

由上述的技术方案可见，本发明相变存储器存储单元底电极的形成方法，采用了以氮化硅为掩膜，对多晶硅或者非晶硅进行氧化的方法，未氧化的多晶硅或者非晶硅部分构成了底电极，并且通过控制氧气通入量及通入时间，准确控制底电极与相变层接触的直径宽度，从而形成了更小的底电极与相变层的接触面积。

附图说明

图1为PC RAM存储单元的结构示意图。

图2为本发明制作相变存储器存储单元底电极的方法流程示意图。

图2a至图2d为本发明制作相变存储器存储单元底电极的具体剖面示意图。