[发明专利]半导体器件精细图案的制作方法

说明书

技术领域

本发明涉及半导体制造技术领域，特别涉及一种半导体器件精细图案的制作方法。

背景技术

随着半导体器件尺寸的不断缩小，光刻特征尺寸逐渐接近甚至超过了光学光刻的物理极限，即利用现有光刻设备无法曝光显影得到尺寸更小的半导体图案，由此给半导体制造技术尤其是光刻技术提出了更加严峻的挑战。因此，在用于形成衬底上线(line)和间隔(space)图案的光刻工艺中，由于光刻技术的限制，对形成所期望的更小尺寸的精细图案存在限制。

发明内容

有鉴于此，本发明解决的技术问题是：形成更小尺寸的精细图案。

为解决上述技术问题，本发明的技术方案具体是这样实现的：

本发明公开了一种半导体器件精细图案的制作方法，所述精细图案为相间排列的间隔和线，该方法包括：

在半导体衬底上依次沉积刻蚀目标层、多/非晶硅层和氮化硅层；所述多/非晶硅层的含义为多晶硅层或者非晶硅层；

在氮化硅层的表面涂布光阻胶层，并曝光显影图案化所述光阻胶层，定义精细图案的间隔；

以图案化的光阻胶层为掩膜，刻蚀所述氮化硅层形成图案化的氮化硅层；

去除光阻胶层后，以图案化的氮化硅层为掩膜，对多/非晶硅层进行氧化形成具有第一预定宽度和第一预定深度的氧化硅层；

以所述图案化的氮化硅层为掩膜，各向异性刻蚀具有第一预定深度的氧化硅层至显露出多/非晶硅层；

去除所述图案化的氮化硅层后，显露出位于所述图案化的氮化硅层下的氧化硅层和未被氧化的多/非晶硅层，各向异性刻蚀多/非晶硅层至显露出刻蚀目标层；所述各向异性刻蚀多/非晶硅层的宽度为精细图案的间隔；

以显露出的氧化硅层为掩膜对刻蚀目标层进行刻蚀，形成精细图案；所述显露出的氧化硅层的宽度为精细图案的线；其中线和间隔相间排列，2倍的线宽加上间隔等于所述第一预定宽度。

所述去除光阻胶层后，以图案化的氮化硅层为掩膜，对多/非晶硅层进行氧化形成具有第一预定宽度和第一预定深度的氧化硅层之前，该方法进一步包括：以图案化的氮化硅层为掩膜，刻蚀多/非晶硅层至第二预定深度和第二预定宽度的步骤；

所述第一预定宽度大于第二预定宽度，第一预定深度大于第二预定深度。

所述刻蚀多/非晶硅层为各向同性刻蚀或者各向异性刻蚀；

所述各向同性刻蚀多/非晶硅层的气体包括四氟化碳(CF₄)、六氟化硫(SF₆)或三氟化氮(NF₃)中的一种，或者几种的任意组合；

所述各向异性刻蚀多/非晶硅层的气体包括CF₄、溴化氢(HBr)或氯气(Cl₂)中的一种，或者几种的任意组合。

所述氧化为热氧化或者等离子辅助氧化的方法。

所述各向异性刻蚀多/非晶硅层至显露出刻蚀目标层的刻蚀气体包括溴化氢(HBr)或氯气(Cl₂)中的一种，或者两种的组合，该刻蚀气体对多/非晶硅层进行刻蚀的同时，不会刻蚀氧化硅层。

在沉积多/非晶硅层和氮化硅层之间，该方法进一步包括对多/非晶硅层进行氨气退火的步骤。

由上述的技术方案可见，本发明采用双图案技术，在不改变现有光刻基础设施的前提下，增加了光刻的极限。本发明将图案化的光阻胶层作为第一次掩膜图形，然后对多晶硅或者非晶硅进行氧化，采用氧化硅作为第二次掩膜图形，将重复的精细图案转移到目标层上，从而形成了尺寸更小的精细图案。

附图说明

图1为本发明制作精细图案的方法流程示意图。

图1a至图1g为本发明制作精细图案的具体剖面示意图。

图2a至图2h为本发明优选实施例制作精细图案的具体剖面示意图。

具体实施方式

为使本发明的目的、技术方案、及优点更加清楚明白，以下参照附图并举实施例，对本发明进一步详细说明。

本发明的核心思想是，采用双图案技术在不改变现有光刻基础设施的前提下，增加了光刻的极限。所谓双图案技术，主要是利用两次形成的掩膜图形，进行刻蚀，将掩膜图形转移到目标层上。对于具有line和space的精细图案，通过本发明的方法，形成间距(pitch)＝line+space的重复精细图案。

本发明制作精细图案的方法流程示意图如图1所示，其包括以下步骤，下面结合图1a至图1g进行说明。

步骤11、请参阅图1a，在半导体衬底100上依次沉积刻蚀目标层101、多晶硅层102和氮化硅层103。