[发明专利]一种半导体器件的制造方法

说明书

技术领域

本发明涉及半导体制程，尤其涉及一种半导体器件的制造方法。

背景技术

随着超大规模集成电路工艺的发展，半导体工艺现已经进入了超深亚微米时代。工艺的发展使得将包括处理器、存储器、模拟电路、接口逻辑甚至射频电路集成到一个大规模的芯片上，形成所谓的SoC(片上系统)。作为SoC重要组成部分的嵌入式存储器，在SoC中所占的比重逐渐增大。用于存储数据的半导体存储器分为易失性存储器和非易失性存储器(NVM)，易失性存储器在电源中断时不保存其数据，而非易失性存储器即使在供电电源关闭后仍能保持片内信息。在诸如嵌入式存储器的很多设备中包括NVM介质，用于在设备断电后储存数据以备设备重新启动后使用。NVM介质包括电可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM)、闪存(FLASH)等。

其中闪存是NVM产品中的重要一种，通常使用的U盘、手机、数码相机里均需要闪存的配套使用。闪存有许多种类型，从结构上分主要有AND、NAND、NOR、DiNOR等。其中NOR闪存是目前最通用的闪存，其在存储格式和读写方式上都与常用的内存相近，支持随机读写，具有较高的速度，这样使其非常适合存储程序及相关数据。以下以传统的NOR闪存为例说明其结构。

图1是闪存的存储单元100的示意图。其中可以看出NOR闪存的每个存储单元100通常包括两个叠栅110和120，每个叠栅包括由多晶硅(poly)制造以用来储存电子的浮栅FG(Floating Gate)101，以及用来控制数据存取的控制栅CG(Control Gate)102。浮栅101位于控制栅102下方，且通常处于“浮置”状态，没有和任何线路相连接。根据构成浮栅101的多晶硅中是否有电子储存，表示这个单元存储的信息是“0”还是“1”。而控制栅102通常与字线(Word Line)103相连接。存储单元100包括两个字线103，分别设置在存储单元100的两侧。分开设置的字线103用以防止存储单元100的过擦除(over-erase)。此外，在两个叠栅110和120之间，存储单元100还包括擦除栅(Erase Gate)104。通过施加适当的电压，浮栅101中的电子能通过浮栅101和擦除栅104之间的通道流向擦除栅104，从而对存储单元100进行擦除操作。另外，存储单元100还包括其他结构，比如氧化层、间隙绝缘层等，这些结构是本领域的技术人员公知的，因此并未全部在图1中标示出。同时，对于存储单元100的其他一些结构，也会结合其他附图在下面逐一说明。

同样以图1中所示的NOR闪存为例说明现有技术中存储单元栅极结构的制造方法。图2A至2F是传统的一种半导体器件的制造方法中各步骤所涉及的器件结构的剖面图。如图2A所示，首先提供一具有浅沟槽(未示出)的前端器件层201。然后在前端器件层201上形成一层氧化层202用做绝缘层。然后在氧化层202上沉积第一多晶硅层203。该第一多晶硅层203用于形成上面提到的浮栅。在本文中该第一多晶硅层也称为浮栅层。然后在第一多晶硅层203上形成氧化层-氮化物层-氧化层(ONO层)204。接着，在ONO层204上面沉积第二多晶硅层205。该第二多晶硅层205用于形成上面提到的控制栅。在本文中该第二多晶硅层也称为控制栅层。然后在该第二多晶硅层205上面沉积一层氮化物层-氧化层-氮化物层(NON层)206。除了上面提到的结构外，在实际的光刻工艺中还可以在NON层206上沉积一层底部抗反射涂层(DARC层)，用于减小或消除反射光在曝光过程中的影响。在DARC层上面还涂敷一层具有图案的光刻胶层。DARC层和光刻胶层的形成以及作用都是本领域技术人员所了解的，在此不再赘述。

接下来，如图2B所示，进行控制栅的刻蚀。经过刻蚀后，形成两个叠栅210A和220B，在该两个叠栅210A和220B上分别包括NON层206A和206B、控制栅205A和205B以及ONO层204A和204B。

接着如图2C所示，在第一叠栅210A以及第二叠栅220B的侧壁上分别形成控制栅侧墙207A、207A’、207B以及207B’。

然后如图2D所示，进行第一多晶硅层203刻蚀以形成浮栅203A和203B。对第一多晶硅层203的刻蚀停止于氧化层202。