[发明专利]半导体器件处理方法

说明书

技术领域

本发明涉及一种用于制造半导体器件的方法以及由此制造的半导体器件。 

背景技术

各种半导体器件的操作速度会受到通过器件中互连的信号传播延迟限制。互连的延迟常数是互连电阻乘以互连之间的电容的函数。因此，互连之间电容的减小能够改善这种器件的操作速度。 

随着芯片尺寸不断减小，必须以不断减小的更小节距形成下层互连。因此，下层互连之间的高电容会导致诸如由晶体管寄生电容增加引起的互连之间串扰和功耗增加的显著问题。 

低电阻互连技术，所谓的镶嵌方法，被广泛地用于形成多层铜互连结构。在镶嵌方法中，基于由彼此的顶面上形成互连层的工艺中的光刻所形成的图案，对在互连层之间形成的绝缘膜进行干法蚀刻。由于在用于形成铜互连的工艺中层间绝缘膜用作铸模，所以会在绝缘膜中形成空缺以减小k值(相对介电常数)，或者在形成互连之后通过去除绝缘膜形成空气空隙，由此减小互连之间的电容。 

“Proceedings of IITC 2008，p.196(R.Gras等人)”描述了用于形成空气空隙的下述方法。首先，通过使用二氧化硅(SiO₂)膜作为层间绝缘膜的镶嵌方法来形成互连层。然后，在互连层上形成薄SiCN膜。在SiCN层上形成光致抗蚀剂，并且使用该光致抗蚀剂来对化学物注入口进行构图。通过干法蚀刻来形成化学物注入孔，然后去除光致抗蚀剂，并经由晶片的表面注入氢氟酸(HF)来溶解SiO₂膜以形成空 气空隙。然后，形成上层互连层。 

日本专利特开公布No.2008-166726公开了一种仅在需要空气空隙的区域中提供空气空隙的技术，从而使由空气空隙引起的机械强度降低最小化。 

然而，本发明的发明人发现了有关这些常规技术的下述问题。日本专利特开公布No.2008-166726中描述的技术需要金属环，所述金属环将要被形成空气空隙的区域与不形成空气空隙的区域隔离开。在CMP(化学机械抛光)工艺中在金属环的周围会产生腐蚀。因此，该技术为了满足对由诸如铜的金属制成的互连中的电阻的规格有设计限制，所以需要以预定的距离或更加远离金属环来提供互连。 

此外，如果等离子体处理在金属环形成之后进行，则来自等离子体的荷电粒子的积聚会损坏所述环。从而，金属会扩散到周围区域中。扩散的金属能够附着到附近的互连以引起短路。如果金属环小，则在上述的荷电粒子积聚的过程中能够在环的内部产生涡流磁场。涡流磁场能够通过环内部的互连来影响晶体管的操作。 

此外，如果下层互连之间的绝缘膜中的空气空隙太大，则互连的机械强度变得不足够。当在其中形成空气空隙的互连上形成焊料块或将结合线连接到互连时，对互连施加强压力。该压力能够产生诸如在焊料块或结合线正下方的互连中的图案倒塌的问题。因此，需要仅从需要互连之间低电容的区域去除绝缘膜的同时在需要机械强固结构的同一下层互连层中的区域中留下绝缘膜的工艺。 

发明内容

根据本发明的一个方面，提供一种半导体器件制造方法，包括步骤： 

在覆盖基板的绝缘膜上形成掩模； 

从绝缘膜的第一区域去除掩模，同时在绝缘膜的第二区域中留下掩模； 

在掩模遮蔽第二区域的同时使第一区域暴露到等离子体中，以便通过随后的处理使第一区域更易于去除； 

从第二区域去除掩模； 

在第一和第二区域的每个区域中形成至少一个金属互连；以及 

选择性去除第一区域，以形成与第一区域中形成的金属互连相邻的空气空隙，同时保留第二区域。 

根据本发明，用掩模膜覆盖绝缘膜的特定区域并且通过等离子体处理来选择性地处理未被掩模膜覆盖的区域。相对于没有由等离子体处理的区域，在由等离子体处理的区域中能够增加绝缘膜的蚀刻速率。因此，能够从由等离子体处理的区域选择性地去除绝缘膜以形成空气空隙，同时能够在需要机械强度的区域中留下绝缘膜。从而，能够以高产量制造能高速操作的半导体器件。 

附图说明

从下面结合附图的描述，本发明的上述和其他目的、优势和特征将更明显，其中： 

图1A和1B是示出根据实施例的半导体器件制造方法的示意图； 

图2A和2B是示出根据实施例的半导体器件制造方法的示意图； 

图3A和3B是示出根据实施例的半导体器件制造方法的示意图； 

图4A和4B是示出根据本实施例的半导体器件制造方法的示意图； 

图5是根据实施例的半导体器件的示意性横截面图； 

图6是根据实施例的半导体器件的示意性横截面图；