[发明专利]将信息数据写入闪速存储器件时处理写错误的方法和装置

权利要求书

1.一种在将信息数据写入闪速存储器件时处理写错误的方法，其中，将两个或更多个闪速存储器件(器件1、器件1、器件N-1)分配至公共数据总线(B)，并且在总线写周期中，这些闪速存储器件中的两个或更多个被顺序地馈送以要存储于其中的所述信息数据，所述方法包括步骤：

-在所述总线写周期中，所述闪速存储器件中的至少一个不被馈送所述信息数据的当前部分以供存储；

-至少在将所述信息数据的当前部分写入所述闪速存储器件中的当前一个的页面中时出现错误的情况下，将所述信息数据的所述当前部分写入非闪速存储器(SRAM)；

-在后续总线写周期期间，在包含缺陷页面的闪速存储器件正常空闲的情况下，将该空闲时间段用于将所述信息数据的相应存储部分从所述非闪速存储器(SRAM)拷贝至该闪速存储器件的被设定为用于保存的或无缺陷的页面。

2.根据权利要求1所述的方法，其中，在连续总线写周期中的每一个中，所述总线上的所述闪速存储器件中不同的一个不被馈送所述信息数据的当前部分以供存储。

3.根据权利要求1或2所述的方法，其中，所述非闪速存储器(SRAM)是SRAM存储器。

4.根据权利要求1至3之一所述的方法，其中，所述闪速存储器件(器件0、器件1、器件N-1)在高速缓冲模式下进行操作。

5.根据权利要求1至3之一所述的方法，其中，所述闪速存储器件(器件0、器件1、器件N-1)不在高速缓冲模式下进行操作，并且三个或更多个闪速存储器件被分配至所述公共数据总线(B)。

6.一种在将信息数据写入闪速存储器件时处理写错误的装置，所述装置包括：

-至少一条公共数据总线(B)；

-被分配至所述数据总线(B)中的每一条的两个或更多个闪速存储器件(器件0、器件1、器件N-1)以及至少一个非闪速存储器(SRAM)，

其中，所述数据总线中的每一条经由FIFO器件接收应用数据，在总线写周期中，每条总线的这些闪速存储器件中的两个或更多个被顺序地馈送以要存储于其中的所述信息数据，

其中，在所述总线写操作周期中，所述闪速存储器件中的至少一个不被馈送所述信息数据的当前部分以供存储，

其中，至少在将所述信息数据的当前部分写入所述闪速存储器件中当前一个的页面中时出现错误的情况下，将所述信息数据的所述当前部分写入所述非闪速存储器(SRAM)；

其中，在后续总线写周期期间，在包含缺陷页面的闪速存储器件正常空闲的情况下，将该空闲时间段用于将所述信息数据的相应存储部分从所述非闪速存储器(SRAM)拷贝至该闪速存储器件的被设定为用于保存的或无缺陷的页面。

7.根据权利要求6所述的装置，其中，在连续总线写周期中的每一个中，所述总线上的所述闪速存储器件中不同的一个不被馈送所述信息数据的当前部分以供存储。

8.根据权利要求6或7所述的装置，其中，所述非闪速存储器(SRAM)是SRAM存储器。

9.根据权利要求6至8之一所述的装置，其中，所述闪速存储器件(器件0、器件1、器件N-1)在高速缓冲模式下进行操作。

10.根据权利要求6至8之一所述的装置，其中，所述闪速存储器件(器件0、器件1、器件N-1)不在高速缓冲模式下进行操作，并且三个或更多个闪速存储器件被分配至所述公共数据总线(B)。