[发明专利]将信息数据写入闪速存储器件时处理写错误的方法和装置

说明书

技术领域

本发明涉及一种用于在将信息数据写入闪速存储器件时处理写错误的方法和装置，其中，将多个闪速存储器件分配至公共数据总线，并且在总线写周期中，这些闪速存储器件顺序地被馈送以要存储于其中的信息数据。

背景技术

如在存储器件(例如，Grass Valley VENOM固态记录器)中使用的NAND闪速半导体器件并不是无错误地进行操作。对于写入而言，在页面导向(page-oriented)模式下，对闪速存储器件进行物理访问，从而一个‘页面’例如包括1024或2048个数据字以及相关的纠错码。未来的闪存器件将具有4096字节的页面大小。可以仅对特定大小的数据‘块’执行特定闪速存储器的擦除操作。这样的数据块可以包括64个页面。

在存储器件的制造期间，已经检测到了一些存储器缺陷，并且将相应存储器位置或页面标记为‘坏’并且不可用。特定电路避免将信息数据存储在这样的‘坏’位置处。然而，在闪速半导体的使用期限和操作期间，会出现其他存储器缺陷。相关处理必须防止丢失要写入闪速存储的这种新缺陷扇区中的信息数据。例如在WO2007/080031A1和WO2006/108755A1中描述了相应处理。

发明内容

这种处理的缺点在于，在实际记录或获取完成之后，应将意在写入闪速存储器的有缺陷区并高速缓冲到例如SRAM存储器中的信息数据拷贝至闪速存储器内的‘保存’区。这需要花费一些额外时间，并且在还没有将信息数据存储到记录装置的闪速存储扇区中时，相应信息是不安全的。记录装置的中间故障(例如，操作错误或由于电池没电引起的掉电)导致信息丢失。然而，在专业存储系统中，这样的存储故障是不可接受的。

本发明要解决的问题是，正确处理闪速存储器件中的信息数据写错误，使得在针对附着至公共总线的多个闪速存储器的写周期期间，进行错误处理。权利要求1中公开的方法解决了该问题。在权利要求2中公开了利用这种方法的装置。

根据本发明，并不是在记录已经完成之后而是与该记录并行地处理动态缺陷管理。

有利地，所需的SRAM存储器大小可以较小，该SRAM存储器存储最初意在存储在缺陷闪速存储器页面中的信息数据。

由于当前商业可用NAND闪存器件的I/O数据速率相对于先前闪存器件类型的I/O数据速率已经得到提高，因此，现在剩余的可用带宽可以用于本发明的内部拷贝处理。

即使在闪速存储器件中存在当前未知类型的缺陷的情况下，也有助于所有信息数据的保存存储。在记录装置故障或由于记录开始与获取结束之间发生的低电池状态而引起的系统停机的情况下，不会丢失信息。

原则上，本发明的方法适合于在将信息数据写入闪速存储器件时处理写错误，其中，将两个或多个闪速存储器件分配至公共数据总线，并且在总线写周期期间，这些闪速存储器件中的两个或多个顺序地被馈送以要存储于其中的所述信息数据，所述方法包括步骤：

-在所述总线写周期中，所述闪速存储器件中的至少一个不被馈送所述信息数据的当前部分以供存储；

-至少在将所述信息数据的当前部分写入所述闪速存储器件中当前一个的页面中时出现错误的情况下，将所述信息数据的所述当前部分写入非闪速存储器；

-在后续总线写周期期间，在包含该缺陷页面的闪速存储器件正常空闲的情况下，将该空闲时间段用于将所述信息数据的相应存储部分从所述非闪速存储器拷贝至该闪速存储器件的被设定为用于保存的或无缺陷的页面。

原则上，本发明的装置适合于，在将信息数据写入闪速存储器件时处理写错误，所述装置包括：

-至少一条公共数据总线；

-被分配至所述数据总线中的每一条的两个或多个闪速存储器件以及至少一个非闪速存储器，

其中，所述数据总线中的每一条经由FIFO器件接收应用数据，在总线写周期中，每条总线的这些闪速存储器件中的两个或多个被顺序地馈送以要存储于其中的所述信息数据，

其中，在所述总线写周期中，所述闪速存储器件中的至少一个不被馈送所述信息数据的当前部分以供存储，

其中，至少在将所述信息数据的当前部分写入所述闪速存储器件中当前一个的页面中时出现错误的情况下，将所述信息数据的所述当前部分写入非闪速存储器；

其中，在后续总线写周期期间，在包含缺陷页面的闪速存储器件正常空闲的情况下，将该空闲时间段用于将所述信息数据的相应存储部分从所述非闪速存储器拷贝至该闪速存储器件的被设定为用于保存的或无缺陷的页面。

在相应的从属权利要求中公开了本发明的有利附加实施例。

附图说明