[发明专利]凹陷沟道型PNPN场效应晶体管的集成电路及其制造方法

权利要求书

1.一种半导体集成电路，其特征在于，所述半导体集成电路包括至少一个半导体衬底、在所述半导体衬底上形成的一个栅控PNPN晶体管和一个MOS晶体管。

2.根据权利要求1所述的半导体集成电路，其特征在于，所述半导体衬底为单晶硅、多晶硅或者为绝缘体上的硅。

3.根据权利要求1所述的半导体集成电路，其特征在于，所述的栅控PNPN晶体管包括：

在所述半导体衬底内形成的凹陷沟道区域；

位于所述半导体衬底内凹陷沟道区域的一侧的漏区；

位于所述半导体衬底内凹陷沟道区域的非漏区侧的源区；

位于所述源区之下的耗尽区；

在所述凹陷沟道区域之上形成的覆盖整个凹陷沟道区域的栅区。

4.根据权利要求3所述的半导体集成电路，其特征在于，所述的栅区包括至少一个导电层和一个将所述导电层与所述半导体衬底隔离的绝缘层。

5.根据权利要求4所述的半导体集成电路，其特征在于，所述的导电层为TiN、TaN、RuO₂、Ru或WSi金属栅材料，或者为掺杂的多晶硅。

6.根据权利要求4所述的半导体集成电路，其特征在于，所述的绝缘层为SiO₂、高k材料或者为它们之间的混合层。

7.根据权利要求1所述的半导体集成电路，其特征在于，所述的MOS晶体管包括：

在所述半导体衬底内形成的源区和漏区；

在所述半导体衬底内形成的介于所述源区和漏区之间的凹陷沟道区域；

在所述凹陷沟道区域之上形成的覆盖整个凹陷沟道区域的栅区。

8.根据权利要求7所述的半导体集成电路，其特征在于，所述的栅区包括至少一个导电层和一个将所述导电层与所述半导体衬底隔离的绝缘层。

9.根据权利要求8所述的半导体集成电路，其特征在于，所述的导电层为TiN、TaN、RuO₂、Ru或WSi金属栅材料，或者为掺杂的多晶硅。

10.根据权利要求8所述的半导体集成电路，其特征在于，所述的绝缘层为SiO₂、高k材料或者为它们之间的混合层。

11.一种如权利要求1所述的半导体集成电路的制造方法，其特征在于具体步骤包括：

提供一个具有第一种掺杂类型的半导体衬底；

进行离子注入，在所述半导体衬底内形成第一种掺杂类型的区域；

在所述半导体衬底上形成第一层绝缘掩膜；

刻蚀所述第一层绝缘薄膜和第一种掺杂类型的区域形成开口；

淀积第二层绝缘薄膜；

刻蚀所述第二层绝缘薄膜，在所述开口内形成侧墙；

在所述半导体衬底内形成第二种掺杂类型的区域；

剥除剩余的第二层绝缘薄膜和第一层绝缘薄膜；

刻蚀半导体衬底形成栅控PNPN晶体管和MOS晶体管的凹陷沟道区域；

依次形成第三层绝缘薄膜和第一层导电薄膜；

刻蚀所述第一层导电薄膜形成栅控PNPN晶体管和MOS晶体管的栅极；

淀积第四层绝缘薄膜，并刻蚀所述第四层绝缘薄膜形成栅控PNPN晶体管和MOS晶体管的栅极侧墙；

刻蚀所述第三层绝缘薄膜，暴露出第一种、第二种掺杂类型的区域；

淀积第五层绝缘薄膜，并刻蚀所述第五层绝缘薄膜形成接触孔；

淀积第二层导电薄薄，并刻蚀所述第二层导电薄膜形成电极。

12.根据权利要求11所述的制造方法，其特征在于，所述的半导体衬底为单晶硅、多晶硅或者为绝缘体上的硅。

13.根据权利要求11所述的制造方法，其特征在于，所述的第一种掺杂类型为p型；第二种掺杂类型为n型；或者，所述的第一种掺杂类型为n型；第二种掺杂类型为p型。

14.根据权利要求11所述的制造方法，其特征在于，所述的第一层、第二层、第四层、第五层绝缘薄膜为SiO₂、Si₃N₄或者为它们之间的混合物。

15.根据权利要求11所述的制造方法，其特征在于，所述第三层绝缘薄膜为SiO₂、高k材料或者为它们之间的混合层。