[发明专利]测量电阻值的方法及电路

说明书

技术领域

本发明涉及电阻值。本发明的各实施例也提供更精确有效测量电熔丝(eFuse)电阻值的方法，因此可克服使用测试器进行测量时所受到的限制。

背景技术

目前的技术皆无法有效率并精确地测量电熔丝电阻值，在针对大量分析时更是如此。一般来说，使用测试器的方法，包括施加一电压、测量其电流，进而依照该电压及电流计算其电阻值。对存储器阵列的电熔丝电阻值而言，该方法是在测量一个存储器单元后始测量下一个存储器单元，而每次测量时，测试器与存储器阵列间的连接皆需要耗费时间。使用参数测量单元(parameter measurement unit，PMU)进行测量的方法则需要时间进行设定及稳定。举例而言，某些方法下，连接、设定与稳定的时间，以及测量一存储器单元中的一电熔丝的电阻值的时间约为220ms，而欲测量具有4k单元的存储器阵列单元总共要花15分钟，如此一来，将使大量数据的统计分析变得欠缺效率。此特性将对电熔丝发展的可靠度及品质造成影响。此外，每次对电熔丝进行测量时，电熔丝电阻值皆可能偏移，造成测量不精确。再者，以高电流对存储器阵列的PMOS电阻值进行行选择时，会使电熔丝的编程装置进入饱合模式，也影响测量的精确度。

发明内容

为克服上述现有技术的缺陷，本发明提供一种用于半导体芯片的方法，该半导体芯片具有与一电阻性装置电性耦接的一第一电路，包括：由该半导体芯片的外部对该第一电路施加一外部输入电压以产生该半导体芯片外部的一外部输出电压；以及判断该电阻性装置的一逻辑态依据该外部输出电压的一逻辑态。

本发明提供另一电路，包括：一第一子电路，用以接收一输入电压，并产生一第一电压与一第二电压，该第一电压产生流经一电阻性装置的一第一电流，而该第二电压产生该第二电流；一节点，电性耦接至该电阻性装置，并具有一第三电压，该第三电压产生一第三电流；以及一第二子电路，用以产生一第四电压，其具有一逻辑态，表示该电阻性装置的逻辑态。

本发明提供另一电路，位于一半导体芯片之中，包括：一第一子电路，用以接收一输入电压并产生一第一电流；一第一电流镜，用以将该第一电流镜射成一第二电流；一第二电流镜，用以将该第二电流镜射成一第三电流；一第三电流镜，用以将该第一电流镜射成一第四电流，该第四电流透过一电阻性装置流过一电流路径；一第二子电路，用以在该电流路径上接收一电阻电压，并产生一第五电流；以及一第三子电路，用以依据该第三电流与该第五电流产生一输出电压；该输出电压的一逻辑态表示该电阻性装置的一逻辑态。

本发明可以有效率并精确地测量电熔丝电阻值。

附图说明

图1为具有本发明各实施例所述优点的存储器阵列100。

图2为依据本发明一实施例用以测量电熔丝电阻值的电路200。

图3为依照本发明实施例操作电路100的方法流程图300。

图4为依照本发明实施例判断(测量)电熔丝214电阻值的方法流程图400。

其中，附图标记说明如下：

100～存储器阵列；

115～编程装置；

116～控制位线选取晶体管；

114～电熔丝；

231～Vref使能晶体管；

280～放大器；

R1～电阻器；

I4～电流；

BL～位线；

WL～字线；

Iex～电流计；

Mex～电压计。

具体实施方式

下文为介绍本发明的最佳实施例。各实施例用以说明本发明的原理，但非用以限制本发明。本发明的范围当以随附的权利要求为准。

存储器阵列

图1为具有本发明各实施例所述优点的存储器阵列100。为方便说明，存储器阵列100包括m条位线BL与n条字线WL。各位线BL皆连接至位线选取晶体管116与多个n存储器单元，而各个存储器单元皆包括一电熔丝114与一编程装置(例如晶体管)115。位线BL用以控制位线选取晶体管116。当位线BL使能时(例如以高态驱动)，将开启晶体管116，而当其禁能时(例如以低态驱动)，将关闭晶体管116。字线WL控制(例如开启或关闭)一对应编程晶体管115。电路110包括晶体管116(0，0)、电熔丝114(0，0)，与晶体管115(0，0)，本文将配合下述图2说明这些元件。