[发明专利]栅驱动晶闸管电路以及静电保护电路

权利要求书

1.一种栅驱动晶闸管电路，其特征在于，包括：

半导体衬底，位于半导体衬底内且相邻的N阱以及P阱；

位于N阱内的第一N+型注入区；位于P阱内的第二N+型注入区；

位于N阱上的PMOS晶体管，所述PMOS晶体管包括N阱表面的控制栅，位于控制栅两侧N阱内的P+型源区以及P+型漏区；所述漏区延伸至P阱内与之连接，且与所述第二N+型注入区相隔离；所述源区与第一N+型注入区相隔离；

阳极，分别与所述第一N+型注入区、源区电连接；

阴极，分别与所述P阱、第二N+型注入区电连接；

栅驱动电路，包括分别在所述N阱与控制栅之间以及控制栅与阴极之间正向连接的二极管。

2.如权利要求1所述的栅驱动晶闸管电路，其特征在于，所述N阱内还包括N+型连接区，所述N+型连接区间隔于所述源区以及第一N+型注入区之间，且分别与源区以及第一N+型注入区相隔离。

3.如权利要求2所述的栅驱动晶闸管电路，其特征在于，在所述N+型连接区与控制栅之间正向连接二极管。

4.如权利要求1所述的栅驱动晶闸管电路，其特征在于，所述N阱与控制栅之间连接的二极管的导通压降大于所述PMOS晶体管的阈值电压。

5.如权利要求1所述的栅驱动晶闸管电路，其特征在于，所述P阱内还包括P+型连接区，所述P+型连接区与漏区之间被第二N+型注入区间隔，且与第二N+型注入区相隔离。

6.如权利要求5所述的栅驱动晶闸管电路，其特征在于，所述阴极与P+型连接区电连接。

7.如权利要求1所述的栅驱动晶闸管电路，其特征在于，所述N阱与控制栅之间以及控制栅与阴极之间，正向串联至少两级二极管。

8.如权利要求7所述的栅驱动晶闸管电路，其特征在于，所述各级串联的二极管规格相同。

9.一种静电保护电路，其特征在于，包括：

发射极与第一端电连接，集电极通过第一寄生电阻连接至第二端的PNP管，所述PNP管为PMOS晶体管内源极、衬底以及漏极构成的寄生三极管；集电极通过第二寄生电阻与第一端电连接，发射极连接至第二端的NPN管；

栅驱动电路，包括：正向连接于所述PMOS晶体管衬底及其栅极的二极管，正向连接于所述PMOS晶体管栅极与第二端的二极管。

10.如权利要求9所述的静电保护电路，其特征在于，所述正向连接于PMOS晶体管衬底及其栅极的二极管导通压降大于PMOS晶体管的阈值电压。

11.如权利要求9所述的静电保护电路，其特征在于，所述正向连接于所述PMOS晶体管衬底及其栅极的二极管包括至少两级串联的二极管。

12.如权利要求9所述的静电保护电路，其特征在于，所述正向连接于所述PMOS晶体管栅极与第二端的二极管包括至少两级串联的二极管。

13.如权利要求11以及12所述的静电保护电路，其特征在于，所述串联的各级二极管规格相同。

14.如权利要求所述的静电保护电路，其特征在于，将所述第一端连接至需要静电保护的外部电路，第二端接地。