[发明专利]双列直插式存储模块中的相变存储器

权利要求书

1.一种系统，包括：

双列直插式存储模块DIMM，包括一个或多个相变存储器PCM模块；

电连接到所述系统的存储总线，其中所述PCM模块并行地电连接到所述存储总线；以及

存储器，保持基本输入/输出系统BIOS，所述BIOS包括与所述PCM模块相对应的参数。

2.如权利要求1所述的系统，其中，所述参数包括所述PCM模块的附加等待时间或列地址选通CAS等待时间的值。

3.如权利要求1所述的系统，其中，所述PCM模块与附加等待时间相关联，所述附加等待时间使得能够在将行地址提供给所述DIMM之后立即将列地址提供给所述DIMM。

4.如权利要求1所述的系统，还包括：

动态随机存取存储器DRAM高速缓冲存储器，用于高速缓存与所述DIMM的特定地址相对应的写入数据。

5.如权利要求1所述的系统，其中，组地址比特与一个或多个所述PCM模块的多个存储组相对应。

6.如权利要求1所述的系统，其中，所述DIMM包括所述系统的主存储器。

7.如权利要求1所述的系统，其中，一个或多个所述PCM模块包括动态随机存取存储器DRAM模式寄存器和/或DRAM接口。

8.一种方法，包括：

向包括一个或多个相变存储器PCM模块的双列直插式存储模块DIMM提供激活指令；

向所述PCM模块提供行地址；以及

在向所述PCM模块提供后续的行地址之前，提供多个列地址。

9.如权利要求8所述的方法，还包括：在向所述DIMM提供行地址之后立即向所述DIMM提供所述多个列地址中的一个。

10.如权利要求8所述的方法，还包括：

在计算平台的基本输入/输出系统BIOS中保持与所述PCM模块相对应的参数。

11.如权利要求10所述的方法，其中所述参数包括所述PCM模块的附加等待时间的值。

12.如权利要求8所述的方法，还包括：

通过在DRAM高速缓冲存储器中高速缓存与所述DIMM的特定地址相对应的写入数据，来管理所述PCM模块的循环周期限制。

13.如权利要求12所述的方法，还包括：

至少部分地基于所述PCM模块的属性，来选择所述DRAM高速缓冲存储器的存储器大小。

14.如权利要求8所述的方法，还包括：

使用组地址比特来访问一个或多个所述PCM器件的多个存储组。

15.如权利要求10所述的方法，其中所述DIMM包括所述计算平台的主存储器。

16.一种存储装置，包括：

双列直插式存储模块DIMM，适于至少部分地基于动态随机存取存储器DRAM来进行电操作，其中所述DIMM包括一个或多个相变存储器PCM模块。

17.如权利要求16所述的存储装置，还包括：

电连接到计算系统的存储总线，其中所述PCM模块并行地电连接到所述存储总线，所述计算系统包括基本输入/输出系统BIOS，所述BIOS保持与所述PCM模块相对应的参数。

18.如权利要求16所述的存储装置，还包括：

DRAM高速缓冲存储器，用于高速缓存与所述DIMM的特定地址相对应的写入数据。

19.一种方法，包括：

在计算平台的基本输入/输出系统BIOS中，保持与双列直插式存储模块DIMM上安装的一个或多个相变存储器PCM模块相对应的参数。

20.如权利要求19所述的方法，其中所述PCM模块与附加等待时间相关联，所述附加等待时间使得能够在将行地址提供给所述DIMM之后立即将列地址提供给所述DIMM。

21.如权利要求19所述的方法，还包括：

通过在DRAM高速缓冲存储器中高速缓存与所述DIMM的特定地址相对应的写入数据，来管理所述PCM模块的循环限制。