[发明专利]去嵌入的方法和装置

说明书

技术领域

本发明涉及半导体元件的测试，特别涉及去嵌入(de-embedding)的装置和方法。 

背景技术

形成于半导体基板上的集成电路包括多个有源和无源元件，例如电阻器、电感器、电容器、晶体管、放大器等。上述元件是依照设计规格(design specification)而制造，其中设计规则定义上述元件所表现的理想的实体(physical)/电性特征(例如电阻值、电感值、电容值、增益等)。一般而言，虽然希望能确认每一个制造的元件是否符合其特定的设计规格，然而在元件整合进集成电路之后，个别的元件通常无法很容易地被测试。因此，集成电路个别元件的独立的复制元件(stand-alone copies)被制造于晶片之上，其中复制元件由与集成电路元件相同的工艺所制造，并具有与集成电路元件相同的实体/电性特征，并且假设独立的复制元件所测量的实体/电性特征表示无法被测试的集成电路个别元件的实体/电性特征。 

在测试期间，称为待测元件(device-under-test，DUT)的独立的复制元件电性连接至导线(leads)和测试焊盘(test pads)，并且导线和测试焊盘进一步电性连接至外部的测试装置。虽然所测量的实体/电性特征应正确地表示待测元件(和集成电路元件)的实体/电性特征，但是，因为由导线和测试焊盘(例如导线和测试焊盘的电阻值、电容值和电感值)产生的寄生效应(parasitics)也贡献至待测元件所测量的实体/电性特征，所以，通常通过称为去嵌入(de-embedding)的方法，用以扣除寄生效应并显出待测元件本质的实体/电性特征。 

因此，需要正确的去嵌入方法，用以消除寄生效应，并正确地描述待测元件的本质特性(并且最终能正确地描述集成电路个别元件表现的本质特性)。目前，晶片上广泛应用的去嵌入方法有“开路-短路”(open-short)、“开 路-传输线”(open-thru)和“传输线-反射-传输线”(thru-reflect-line，TRL)，且上述三种方法用以说明寄生效应，例如测试焊盘和导线在高频(约十亿赫兹，GHz)时产生的电阻值、电感值和电容值。然而，目前的去嵌入方法遭遇的问题包括过度去嵌入(short over de-embedding)、由导孔(via holes)和连接线(interconnections)产生的过量的寄生效应，与缺乏三维的去嵌入方法。这些问题在高频时(例如50GHz)更加严重。因此，虽然目前的去嵌入方法对于其欲解决的问题大致上差强人意，但是其仍非在每一方面都让人感到满意。 

发明内容

为克服现有技术的上述缺陷，本发明公开一种去嵌入的方法，包括：形成具有待测元件的受测结构，待测元件嵌入受测结构之内，受测结构具有多个左测试焊盘和多个右测试焊盘，右测试焊盘和左测试焊盘耦接待测元件，待测元件将受测结构分成左半结构和右半结构，每一左半结构和右半结构均具有本征传输参数；形成多个虚设受测结构，每一虚设受测结构均包括左焊盘和右焊盘；测量受测结构和虚设受测结构的传输参数；以及使用左半结构和右结构的本征传输参数与受测结构和虚设受测结构的传输参数，推导待测元件的本征传输参数。 

本发明的另一实施例公开一种去嵌入的装置，包括：受测结构、待测元件与多个虚设受测结构。受测结构具有多个左测试焊盘和多个右测试焊盘；待测元件嵌入于受测结构内，并将受测结构分成左半结构和右半结构；以及多个虚设受测结构，每一虚设受测结构均具有左焊盘和右焊盘；其中，虚设受测结构的几何结构与左半结构和右半结构的几何结构相关，使得待测元件的本征传输参数可由虚设受测结构的传输参数和受测结构的传输参数推导得到。 

本发明的另一种实施例公开一种去嵌入的方法，包括：形成半导体基板上的第一受测结构，第一受测结构为对称的且具有左测试焊盘和右测试焊盘；嵌入待测元件于第一受测结构内，待测元件将受测结构分成左半结构和右半结构，左半结构和右半结构分别包括第一传输线和第二传输线，第一传输线和第二传输线均耦接待测元件；形成半导体基板上的第二受测结构，第二受测结构具有通过第三传输线耦接的左焊盘和右焊盘；测量第一受测结构 和第二受测结构的寄生效应，用以分别作为第一寄生效应和第二寄生效应；计算左半结构和右半结构的寄生效应，计算左半结构和右半结构的寄生效应的步骤使用第一寄生效应和第二寄生效应；以及使用第一寄生效应和第二寄生效应以及左半结构和右半结构的上述寄生效应，取得待测元件的本征传输特性。 

本发明可避免过度去嵌入。 

附图说明