[发明专利]半导体集成电路装置无效
申请号: | 201010223388.3 | 申请日: | 2010-07-02 |
公开(公告)号: | CN101944532A | 公开(公告)日: | 2011-01-12 |
发明(设计)人: | 近藤将夫;后藤聪;森川正敏 | 申请(专利权)人: | 瑞萨电子株式会社 |
主分类号: | H01L27/12 | 分类号: | H01L27/12;H01L29/94;H01L29/36 |
代理公司: | 中国国际贸易促进委员会专利商标事务所 11038 | 代理人: | 屠长存 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 集成电路 装置 | ||
相关申请的交叉引用
将2009年7月3日提交的日本专利申请No.2009-158995的公开内容(包括说明书、附图以及摘要)通过参考全部并入在本申请中。
技术领域
本发明涉及用于减小在移动通信设备等中使用的天线开关中的谐波失真的技术,并且特别涉及能有效地应用于减小在使用SOIMOSFET(绝缘体上硅的金属氧化物半导体场效应晶体管)配置的天线开关中的二次谐波失真和三次谐波失真的技术。
背景技术
在蜂窝式电话等中使用的用于在发送和接收之间切换的天线开关中,通常使用诸如HEMT(高电子迁移率晶体管)的化合物半导体FET作为用于切换的晶体管。众所周知使用SOI MOSFET作为这种用于切换的晶体管能满足对制造成本减少等的要求。
在SPDT(单刀双掷)类型的天线开关的情况下,例如,设置有发送支路的通过(through)MOSFET组、发送支路的分流(shunting)MOSFET组、接收支路的通过MOSFET组和接收支路的分流MOSFET组。
发送支路的通过MOSFET组包括串联耦接在发送端子与天线端子之间的多个MOSFET,并且每个MOSFET的栅极分别与电阻器的一个耦接部分耦接。
发送支路的分流MOSFET组包括串联耦接在发送端子与参考电位VSS之间的多个MOSFET,并且每个MOSFET的栅极分别与电阻器的一个耦接部分耦接。
接收支路的通过MOSFET组包括串联耦接在接收端子与天线端子之间的多个MOSFET,并且每个MOSFET的栅极分别与电阻器的一个耦接部分耦接。
接收支路的分流MOSFET组包括串联耦接在接收端子与参考电位VSS之间的多个MOSFET,并且每个MOSFET的栅极分别与电阻器的一个耦接部分耦接。
发送支路的通过MOSFET组、发送支路的分流MOSFET组、接收支路的通过MOSFET组和接收支路的分流MOSFET组中的每一组包括例如五个SOI的n沟道MOSFET。
分别耦接到发送支路的通过MOSFET组以及接收支路的分流MOSFET组的电阻器的其它耦接部分分别供应有直流电压VTX。分别耦接到接收支路的通过MOSFET组以及发送支路的分流MOSFET组的电阻器的其它耦接部分分别供应有直流电压VRX。
在发送模式中,直流电压VTX是正的而直流电压VRX是负的。结果,使发送支路的通过MOSFET组和接收支路的分流MOSFET组导通,而使接收支路的通过MOSFET组和发送支路的分流MOSFET组截止。
在接收模式中,直流电压VTX是负的而直流电压VRX是正的。结果,使发送支路的通过MOSFET组和接收支路的分流MOSFET组截止,而使接收支路的通过MOSFET组和发送支路的分流MOSFET组导通。
已知以下天线开关作为使用此类SOI MOSFET配置的天线开关:在其中使用例如蓝宝石衬底代替硅(Si)衬底作为SOI层的支撑衬底以便减小与源极-漏极扩散层相关联的衬底电容以减小二次谐波失真的天线开关。(参看专利文献1。)
在专利文献1所公开的技术中,此外,通过提供具有用于控制其电位且将负电位施加到体区(body)的电极的体区来实现以下:减小在源极扩散层和漏极扩散层与体区之间的结电容且由此减小三次谐波失真。
[专利文献1]日本的未经审查的专利申请公开(PCT申请的翻译)No.2009-500868
发明内容
然而,本发明发现基于上述使用SOI MOSFET的天线开关的切换技术存在以下问题:
当将SOI MOSFET用作在天线开关电路中的用于切换的晶体管时,谐波失真变得比在出于此目的使用化合物半导体FET的情况下的谐波失真更大。
图28是示出在使用本发明研究的SOI MOSFET的情况中和使用化合物半导体FET的情况中输入功率与产生的二次谐波失真功率之间的关系的说明图。图29是示出在使用本发明研究的SOIMOSFET的情况中和使用化合物半导体FET的情况中输入功率与产生的三次谐波失真功率之间的关系的说明图。
如在附图中所示出的,在使用SOI MOSFET时比在使用化合物半导体FET时产生的二次谐波失真大近似10dB,而三次谐波失真大近似15dB。
在使用SOI MOSFET时观察到的二次谐波失真的产生的主要原因在于:在SOI MOSFET的源极-漏极扩散层与BOX氧化物膜下方的Si衬底之间的寄生电容(衬底电容)具有电压依赖性。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社,未经瑞萨电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201010223388.3/2.html,转载请声明来源钻瓜专利网。
- 上一篇:触控点检测方法
- 下一篇:一种具有激光笔功能的移动通讯终端及其实现方法
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的