[发明专利]一种半导体器件及其形成方法

权利要求书

1.一种半导体器件，包括，

半导体基体，所述半导体基体位于绝缘层上；

源漏区，所述源漏区接于所述半导体基体中相对的第一侧面；

栅极，所述栅极位于所述半导体基体中相对的第二侧面上；

其特征在于，还包括：绝缘基体，所述绝缘基体位于所述绝缘层上并嵌于所述半导体基体中，所述绝缘基体以其具有的应力作用于所述半导体基体。

2.根据权利要求1所述的半导体器件，其特征在于：在所述第二侧面和所述绝缘基体之间夹有沟道层和掩膜层，所述沟道层夹于所述绝缘层和所述掩膜层之间。

3.根据权利要求2所述的半导体器件，其特征在于：在垂直于所述第二侧面的方向上，所述沟道层的厚度为5nm～40nm。

4.根据权利要求2所述的半导体器件，其特征在于：对于NMOS器件，所述沟道层包含P型超陡后退阱；对于PMOS器件，所述沟道层包含N型超陡后退阱。

5.根据权利要求2所述的半导体器件，其特征在于：在垂直于所述绝缘层的方向上，所述栅极或所述绝缘基体至少覆盖所述沟道层。

6.根据权利要求1所述的半导体器件，其特征在于：所述绝缘基体在PMOS器件中具有拉应力，在NMOS器件中具有压应力。

7.根据权利要求1所述的半导体器件，其特征在于：所述绝缘基体材料为氮化硅、氧化硅中的一种或其组合。

8.根据权利要求1所述的半导体器件，其特征在于：所述第一侧面与所述第二侧面垂直。

9.根据权利要求1所述的半导体器件，其特征在于，所述半导体器件还包括半导体辅助基体，所述半导体辅助基体的上表面低于所述半导体基体的上表面，所述半导体辅助基体接于所述第一侧面上，所述源漏区形成于所述半导体辅助基体上。

10.根据权利要求9所述的半导体器件，其特征在于：所述半导体辅助基体中包含Si，对于PMOS器件，所述源漏区为Si_1-XGe_X；对于NMOS器件，所述源漏区为Si:C。

11.根据权利要求10所述的半导体器件，其特征在于：在所述Si_1-XGe_X中，X的取值范围为0.1～0.7。

12.根据权利要求10所述的半导体器件，其特征在于：在所述Si:C中，C的原子数百分比的取值范围为0.2％～2％。

13.一种半导体器件的形成方法，其特征在于，包括：

在绝缘层上形成半导体基底；

形成源漏区，所述源漏区接于所述半导体基底中相对的第一侧面；

形成栅极，所述栅极位于所述半导体基底中相对的第二侧面上；

去除所述半导体基底内部分材料，以在所述半导体基底内形成空腔，所述空腔暴露所述绝缘层；

在所述空腔中形成绝缘基体，所述绝缘基体以其具有的应力作用于所述半导体基底。

14.根据权利要求13所述的方法，其特征在于，形成所述半导体基底的步骤包括：

在所述绝缘层上形成第一半导体层、停止层、图形化的牺牲层和保护层以及环绕所述图形化的牺牲层和保护层的第一侧墙；

以所述第一侧墙为掩膜，形成图形化的所述停止层和所述第一半导体层；

确定源漏区区域并去除覆盖所述区域的所述第一侧墙、所述保护层和所述牺牲层，暴露所述停止层；

形成环绕所述保护层和所述牺牲层的第二侧墙；

此时，所述源漏区接于图形化的所述第一半导体层中相对的第一侧面；

所述栅极位于图形化的所述第一半导体层中相对的第二侧面上；

在所述半导体基底内形成空腔的步骤包括：

以所述第一侧墙和所述第二侧墙为掩膜，去除所述保护层、所述牺牲层和所述第一半导体层，所述停止层材料与所述保护层、所述牺牲层、所述第一半导体层、所述第一侧墙和所述第二侧墙材料不同。

15.根据权利要求13所述的方法，其特征在于：所述第一侧面与所述第二侧面垂直。

16.根据权利要求13所述的方法，其特征在于：在垂直于所述第二侧面的方向上，所述第一侧墙的厚度为5nm～40nm。