[发明专利]半导体结构的形成方法有效
申请号: | 201010224425.2 | 申请日: | 2010-07-06 |
公开(公告)号: | CN102194697A | 公开(公告)日: | 2011-09-21 |
发明(设计)人: | 林大文;朱哲民;李宗鸿;曾志宏;林彦君;吴忠政 | 申请(专利权)人: | 台湾积体电路制造股份有限公司 |
主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L21/265 |
代理公司: | 北京市德恒律师事务所 11306 | 代理人: | 陆鑫;高雪琴 |
地址: | 中国台*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 结构 形成 方法 | ||
技术领域
本发明主要涉及半导体装置,特别涉及鳍式场效应晶体管(fin field effecttransistors;finFETs)的轻掺杂源/漏极(lightly doped source and drain;LDD)区与外延区的形成方法。
背景技术
随着集成电路尺寸的缩减,金属-氧化物-半导体(metal-oxide-semiconductor;MOS)装置的尺寸日益变小,金属-氧化物-半导体装置的结深度也随之缩减,这样的缩减导致在金属-氧化物-半导体装置的制造上面临了技术上的难题。例如,为了减少源极与漏极的电阻,较小的金属-氧化物-半导体装置需要较高的源极与漏极的掺杂物浓度及/或较大的结深度。然而,较高的掺杂物浓度,特别在轻掺杂源/漏极(lightly dopedsource and drain;LDD)区会造成漏电流的增加,而轻掺杂源/漏极区的结深度的增加,会造成所制造的金属-氧化物-半导体装置的短沟道特性的损害。
发明内容
有鉴于此,本发明提供一种半导体结构的形成方法,包含:提供一基底,上述基底在其一表面具有一鳍状物;以及形成一鳍式场效应晶体管,其还具有:在上述鳍状物上形成一栅极堆叠结构;在上述栅极堆叠结构的一侧壁上形成一薄层间隙壁;及以外延的方式从上述鳍状物生长一外延区。在上述外延区的外延生长的步骤之后,在上述薄层间隙壁的一外缘上形成一主间隙壁。在形成上述主间隙壁的步骤之后,执行一深源/漏极掺杂步骤,以形成上述鳍式场效应晶体管的一深源/漏极区。
本发明又提供一种半导体结构的形成方法,包含:提供一半导体基底,上述半导体基底在一P型金属-氧化物-半导体区内具有一第一鳍状物、在一N型金属-氧化物-半导体区内具有一第二鳍状物;在上述P型金属-氧化物-半导体区中形成一P型鳍式场效应晶体管;以及在上述N型金属-氧化物-半导体区中形成一N型鳍式场效应晶体管。上述P型鳍式场效应晶体管的形成还具有:在上述第一鳍状物上形成一第一栅极堆叠结构;在上述第一栅极堆叠结构的一侧壁上形成一第一薄层间隙壁;以上述第一薄层间隙壁为掩模,执行一第一轻掺杂源/漏极注入步骤;以上述第一薄层间隙壁为掩模,在上述第一鳍状物中形成一凹部;以外延的方式在上述凹部中生长一第一外延区;及在上述第一外延区的外延生长步骤之后,在上述第一薄层间隙壁的侧壁上形成一第一主间隙壁。上述N型鳍式场效应晶体管的形成,还具有:在上述第二鳍状物上形成一第二栅极堆叠结构;在上述第二栅极堆叠结构的一侧壁上形成一第二薄层间隙壁;以上述第二薄层间隙壁为掩模,执行一第二轻掺杂源/漏极注入步骤;以外延的方式在上述第二鳍状物的一上表面与侧壁的暴露部分上,生长一第二外延区;及在上述第二外延区的外延生长步骤之后,在上述第二薄层间隙壁的侧壁上形成一第二主间隙壁。
本发明又提供一种半导体结构的形成方法,包含:提供一基底,上述基底在其一表面具有一鳍状物;以及形成一鳍式场效应晶体管,其具有:在上述鳍状物上形成一栅极堆叠结构;在上述栅极堆叠结构的一侧壁上形成一薄层间隙壁;在上述薄层间隙壁的一外缘上形成一主间隙壁;以外延的方式生长具有一内缘的一外延区,上述内缘实质上垂直于上述薄层间隙壁与上述主间隙壁之间的一界面;及在形成上述主间隙壁的步骤之后,执行一深源/漏极掺杂步骤,以形成上述鳍式场效应晶体管的一深源/漏极区。
本发明会得到减低漏电流的效果,但是未牺牲短沟道特性(short channelcharacteristics)。
附图说明
图1~图17是一系列的剖面图,显示本发明优选实施例的鳍式场效应晶体管(fin field-effect transistors;FinFETs)的制造过程中的中间步骤。
其中,附图标记说明如下:
20~基底 22~浅沟槽隔离区
38~掩模层 41~掩模层
41_1~氧化物层 41_2~氮化硅层
48~掩模 48_1~氧化物层
48_2~氮化硅层 56~介电层
58~光致抗蚀剂 100~N型金属-氧化物-半导体区
124~半导体鳍状物 125~虚线
132~栅介电质 134~栅极
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201010224425.2/2.html,转载请声明来源钻瓜专利网。
- 上一篇:一种垃圾焚烧发电前的烘干方法
- 下一篇:一种双歧杆菌多糖分离纯化的方法
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造