[发明专利]具有BTS结构的SOIMOS器件及其制作方法

说明书

技术领域

本发明涉及一种MOS(Metal Oxide Semiconductor)结构的制作方法，尤其是一种具有改进的BTS结构的SOIMOS器件及其制作方法，属于半导体制造技术领域。

背景技术

SOI(Silicon On Insulator)是指绝缘体上硅技术。在SOI技术中，器件仅制造于表层很薄的硅膜中，器件与衬底之间由一层隐埋氧化层隔开，正是这种结构使得SOI技术具有了体硅无法比拟的优点。寄生电容小，使得SOI器件拥有高速度和低功耗。SOICMOS器件的全介质隔离彻底消除了体硅CMOS器件的寄生闩锁效应，SOI全介质隔离使得SOI技术集成密度高以及抗辐照特性好。SOI技术广泛应用于射频、高压、抗辐照等领域。随着器件尺寸的不断缩小，SOI技术极有可能替代体硅成为Si技术的首选。

SOI MOS根据有源体区是否耗尽分为部分耗尽SOI MOS(PDSOI)和全耗尽SOI MOS(FDSOI)。一般来说全耗尽SOI MOS顶层硅膜会比较薄，薄膜SOI硅片成本高，另一方面全耗尽SOI MOS阈值电压不易控制。因此目前普遍采用的还是部分耗尽SOI MOS。

部分耗尽SOI MOS的有源体区并未完全耗尽，使得体区处于悬空状态，碰撞电离产生的电荷无法迅速移走，这会导致SOI MOS特有的浮体效应。对于SOI NMOS沟道电子在漏端碰撞电离产生的电子-空穴对，空穴流向体区，SOI MOS浮体效应导致空穴在体区积累，从而抬高体区电势，使得SOI NMOS的阈值电压降低继而漏电流增加，导致器件的输出特性曲线I_dV_d有翘曲现象，这一现象称为Kink效应。Kink效应对器件和电路性能以及可靠性产生诸多不利的影响，在器件设计时应尽量抑制。对SOI PMOS，由于空穴的电离率比较低，碰撞电离产生的电子-空穴对远低于SOI NMOS，因此SOI PMOS中的Kink效应不明显。

为了解决部分耗尽SOI NMOS，通常采用体接触(body contact)的方法将“体”接固定电位(源端或地)，如图1a-1b所示，为传统T型栅结构体接触，在T型栅的一端形成的P⁺注入区与栅下面的P型体区相连，MOS器件工作时，体区积累的载流子通过P⁺通道泄放，达到降低体区电势的目的，负面作用是造成工艺流程复杂化，寄生效应增加，降低了部分电学性能并且增大了器件面积。为此有人提出了BTS(Body-Tied-to-Source)结构，即源端体引出结构。该BTS结构能有效抑制浮体效应并且不增加芯片面积，但是BTS结构使得MOS器件不对称，另一个缺点是现有的BTS结构会降低器件的有效沟道宽度。

鉴于此，本发明为了抑制SOI MOS器件中的浮体效应，在现有的BTS结构的基础上提出了一种改进的BTS结构，新型的BTS结构能有效抑制SOI MOS器件的浮体效应且不减小器件的有效沟道宽度，工艺简单易行与集成电路工艺相兼容。

发明内容

本发明要解决的技术问题在于提供一种具有BTS结构的SOIMOS器件及其制作方法，通过改进其BTS结构，可有效抑制SOI浮体效应。

为了解决上述技术问题，本发明采用如下技术方案：

一种具有BTS结构的SOIMOS器件，包括：衬底、位于所述衬底之上的绝缘埋层、位于所述绝缘埋层之上的有源区、以及位于所述有源区周围的浅沟槽隔离结构；

所述有源区包括：栅区、位于所述栅区之下的体区、位于所述体区两端的N型源区和N型漏区；在所述栅区周围设有侧墙隔离结构；

所述N型源区包括：两个重掺杂N型区、位于所述两个重掺杂N型区之间的重掺杂P型区、位于所述两个重掺杂N型区和重掺杂P型区之上并与它们相接触的硅化物、以及与所述硅化物相连的浅N型区；所述重掺杂P型区与所述两个重掺杂N型区、浅沟槽隔离结构、体区以及其上的硅化物相接触。

较佳的，所述硅化物选自硅化钴、硅化钛中的一种。所述体区采用P型的Si材料。所述绝缘埋层采用氧化硅或氮化硅材料。

一种具有BTS结构的SOIMOS器件的制作方法，包括以下步骤：

步骤一、在具有绝缘埋层的Si材料上制作浅沟槽隔离结构，隔离出部分Si材料，并在该部分Si材料上制作栅区；

步骤二、进行源区轻掺杂和漏区轻掺杂，形成轻掺杂N型源区和轻掺杂N型漏区；