[发明专利]高性能平面浮栅闪存器件结构及其制作方法

权利要求书

1.一种高性能平面浮栅闪存器件结构，其特征在于，该结构包括：

硅衬底(1)；

在硅衬底(1)上重掺杂的源导电区(7)和漏导电区(8)；

覆盖在源导电区(7)与漏导电区(8)之间热载流子沟道上的二氧化硅隧穿介质层(2)；

覆盖在二氧化硅隧穿介质层(2)上的由多晶硅浮栅(3)以及金属薄膜(4)堆叠而成的复合浮栅存储层；

覆盖在复合浮栅存储层上的由多层薄膜介质构成的阻塞介质层(5)；以及覆盖在阻塞介质层(5)上的控制栅(6)。

2.根据权利要求1所述的高性能平面浮栅闪存器件结构，其特征在于，所述金属薄膜(4)采用金属材料、金属氮化物材料或硅化物材料。

3.根据权利要求2所述的高性能平面浮栅闪存器件结构，其特征在于，所述金属材料采用Au、Co、Ni或W，金属氮化物材料采用WN或TaN，硅化物材料采用CoSi或NiSi。

4.根据权利要求1所述的高性能平面浮栅闪存器件结构，其特征在于，所述阻塞介质层(5)采用二氧化硅-氮化硅-二氧化硅组成的ONO三层薄膜介质结构，或者采用引入高K材料所组成的单层或多层薄膜介质结构，至少包括氧化铝(A1₂O₃)、氧化铪(HfO₂)、二氧化硅-氧化铝(OA)、二氧化硅-氧化铪(OH)、二氧化硅-氧化铝-二氧化硅(OAO)、二氧化硅-氧化铪-二氧化硅(OHO)、氧化铝-氧化铪-氧化铝(AHA)或氧化铪-氧化铝-氧化铪(HAH)。

5.根据权利要求1所述的高性能平面浮栅闪存器件结构，其特征在于，所述控制栅(6)采用多晶硅栅或金属栅，该金属栅包括TiN、TaN、W或WN。

6.一种高性能平面浮栅闪存器件结构的制作方法，其特征在于，该方法包括：

A、在硅衬底上生长一层SiO₂隧穿介质层；

B、在SiO₂隧穿介质上生长多晶硅浮栅；

C、在多晶硅浮栅存储层上淀积金属薄膜；

D、在金属薄膜上淀积阻塞介质层；

E、在阻塞介质层上淀积控制栅；

F、执行形成栅电极和源、漏的工艺，制作完整的存储器晶体管。

7.根据权利要求6所述的高性能平面浮栅闪存器件结构的制作方法，其特征在于，步骤A中所述生长SiO₂隧穿介质的方法为氧化生长、化学气相淀积CVD或原子层沉积ALD；所述SiO₂隧穿介质的厚度为4nm至8nm。

8.根据权利要求6所述的高性能平面浮栅闪存器件结构的制作方法，其特征在于，

步骤B中所述生长多晶硅浮栅的方法为化学气相淀积CVD、原子层沉积ALD或者磁控溅射；所述多晶硅浮栅的厚度为10nm至100nm；

步骤C中所述生长金属薄膜的方法为电子束蒸发或化学气相淀积CVD，所述金属薄膜的厚度为5至50nm。

9.根据权利要求6所述的高性能平面浮栅闪存器件结构的制作方法，其特征在于，步骤D中所述淀积阻塞介质层的方法为原子层沉积ALD、化学气相淀积CVD或者磁控溅射；所述淀积的阻塞介质层的厚度为10nm至20nm。

10.根据权利要求6所述的高性能平面浮栅闪存器件结构的制作方法，其特征在于，步骤E中所述淀积控制栅的方法为原子层沉积ALD、化学气相淀积CVD或者磁控溅射；所述淀积控制栅的厚度为10nm至200nm。