[发明专利]高性能平面浮栅闪存器件结构及其制作方法

说明书

技术领域

本发明涉及纳米电子器件及纳米加工技术领域，特别涉及一种高性能平面浮栅闪存器件结构及其制作方法。

背景技术

非挥发存储器的特点在于，当电源暂时中断或者器件无限期地处于断电状态时，依然能够长期保持已经存储的信息。理想的非挥发存储器应满足低每位成本、高密度、快速的随机存取、低功耗等要求。

在20世纪80年代中期，一种被称为“快闪”存储器(Flash)的新技术被开发出来，它的低成本及快速的编程、擦除能力使其快速的成为半导体器件市场的主导力量。

在存储器按比例缩小和发展的过程中，数据存储密度和每位成本是推动发展的主要因素。提供高密度快闪存储器的方法之一是采用每单元存储多个数据的多电平单元(MultiLevel cell，MLC)的电荷存储技术。这就要求存储器件有足够大的存储窗口，以确保能够可靠而快速地识别并读出不同的电荷电平。同时，存储的电荷电平能够长期保持差别并可区分，即存储的电荷电平的保持特性也是一个不可忽略的重要指标。

而传统的Flash存储器是采用多晶硅薄膜浮栅结构的硅基非挥发存储器，多晶硅浮栅厚度很难进一步缩小。随着器件制作工艺节点的减小，传统的Flash存储器出现了一些如应力导致泄漏电流(Stress induced leakagecurrent，SILC)等可靠性方面的问题。因此寻找更好的存储结构以及存储材料成为浮栅存储器进一步发展的关键。

发明内容

(一)要解决的技术问题

针对现有浮栅存储器中多晶硅浮栅存储结构在竖直方向上进一步缩小时面临的存储窗口减小、保持特性变差的问题，本发明的主要目的在于提供一种高性能平面浮栅闪存器件结构及其制作方法，以扩大浮栅存储单元的存储窗口，提高其电荷保持特性，而同时不牺牲器件其他方面的性能。

(二)技术方案

为达到上述目的，本发明提供了一种高性能平面浮栅闪存器件结构，该结构包括：

硅衬底1；

在硅衬底1上重掺杂的源导电区7和漏导电区8；

覆盖在源导电区7与漏导电区8之间热载流子沟道上的二氧化硅隧穿介质层2；

覆盖在二氧化硅隧穿介质层2上的由多晶硅浮栅3以及金属薄膜4堆叠而成的复合浮栅存储层；

覆盖在复合浮栅存储层上的由多层薄膜介质构成的阻塞介质层5；以及覆盖在阻塞介质层5上的控制栅6。

上述方案中，所述金属薄膜4采用金属材料、金属氮化物材料或硅化物材料。

上述方案中，所述金属材料采用Au、Co、Ni或W，金属氮化物材料采用WN或TaN，硅化物材料采用CoSi或NiSi。

上述方案中，所述阻塞介质层5采用二氧化硅-氮化硅-二氧化硅组成的ONO三层薄膜介质结构，或者采用引入高K材料所组成的单层或多层薄膜介质结构，至少包括氧化铝(Al₂O₃)、氧化铪(HfO₂)、二氧化硅-氧化铝(OA)、二氧化硅-氧化铪(OH)、二氧化硅-氧化铝-二氧化硅(OAO)、二氧化硅-氧化铪-二氧化硅(OHO)、氧化铝-氧化铪-氧化铝(AHA)或氧化铪-氧化铝-氧化铪(HAH)。

上述方案中，所述阻塞介质层5采用原子层沉积ALD、化学气相淀积CVD或者磁控溅射生长，厚度为10nm～20nm。

上述方案中，所述控制栅6采用多晶硅栅或金属栅，该金属栅包括TiN、TaN、W或WN。

为达到上述目的，本发明还提供了一种高性能平面浮栅闪存器件结构的制作方法，该方法包括：

A、在硅衬底上生长一层SiO₂隧穿介质层；

B、在SiO₂隧穿介质上生长多晶硅浮栅；

C、在多晶硅浮栅存储层上淀积金属薄膜；

D、在金属薄膜上淀积阻塞介质层；

E、在阻塞介质层上淀积控制栅；

F、执行形成栅电极和源、漏的工艺，制作完整的存储器晶体管。

上述方案中，步骤A中所述生长SiO₂隧穿介质的方法为氧化生长、化学气相淀积CVD或原子层沉积ALD；所述SiO₂隧穿介质的厚度为4nm至8nm。

上述方案中，步骤B中所述生长多晶硅浮栅的方法为化学气相淀积CVD、原子层沉积ALD或者磁控溅射；所述多晶硅浮栅的厚度为10nm至100nm步骤C中所述生长金属薄膜的方法为电子束蒸发或化学气相淀积CVD，所述金属薄膜的厚度为5至50nm。