[发明专利]基于FLOTOX结构的抗辐射EEPROM存储单元结构

说明书

技术领域

本发明涉及一种基于FLOTOX结构的抗辐射EEPROM存储单元结构与设计方法，属于集成电路技术领域。

背景技术

EEPROM作为非挥发存储设备，大量用于航空与航天领域。但是由于空间应用环境的复杂性，存储单元常常会受到辐射的影响而使关键数据丢失或器件失效。如何满足空间应用的需要，提高EEPROM的抗辐射性能，是多年来研究的热点。

FLOTOX结构的EEPROM存储管的存储原理如图1所示，该结构利用隧道效应原理来实现擦/写，在控制栅7和沟道9之间有一条浮空的多晶硅，称为浮栅6，用于存储电荷。浮栅6与沟道9的绝缘介质在靠近漏端8部分的厚度减薄到10nm以下，称之为隧道孔4，浮栅上的电荷通过隧道氧化层移走或注入实现“写入(Write)”和“擦除(Erase)”的功能。控制栅7接高压，漏端8接地，源端5浮空时，电场方向由浮栅6指向N⁺埋层，电子由N⁺埋层通过隧道氧化层注入到浮栅6；漏端1接高压，而控制栅7接地，源端5浮空时，电场方向由漏端指向浮栅，浮栅上的电子通过隧道氧化层到达漏区。浮栅充电和放电两种状态下，EEPROM存储管的阈值电压是不同的，由此可以代表两种不同的状态。FLOTOX结构的EEPROM存储原理即是利用浮栅上的不同电荷状态，来表示逻辑“1”和“0”。

已有的FLOTOX结构EEPROM标准存储单元由两个管子组成，如图2所示，上面一个NMOS管M1为选择管，下面一个管子M2为EEPROM存储管。选择管M1由区域1、2、3、8组成，其中，区域1为选择管M1的漏端，在该区域内，利用接触孔3与金属相连后与位线连接；区域8为选择管M1的源端；区域2为选择管M1的栅。存储管M2由区域4、5、6、7、8组成，其中，区域8作为存储管M2的漏端，在该端与选择管M1串联共用；区域5为选择管M2的源端；区域4为隧道孔，区域6为浮栅，电子通过该隧道孔4被存储或者排出浮栅6；通过浮栅6上存储电子的变化，改变阈值电压，从而改变器件的存储状态。区域7为控制栅，区域7覆盖区域6。在该存储结构单元的一个字节内，选择栅2与控制栅7连接不是通过金属连线，而是通过多晶向两侧扩展形成的。

基于图2所示的标准单元在辐射环境中的工作原理如图3所示。针对漏电采用自对准工艺制作的晶体管，多晶硅栅2淀积在薄氧化层10上，源区5和漏区1由没有被多晶硅覆盖的有源区注入形成，这种工艺制造出的电路密集度高，但使多晶硅栅2在场氧化层和栅氧化层的过渡区产生了一个寄生晶体管，这个寄生晶体管对总剂量效应十分敏感。因为场氧化层和栅氧化层在辐射条件下，会电离电子-空穴对。由于陷阱的俘获作用，在Si/SiO₂系统的SiO₂一侧堆积正电荷，形成界面态，严重影响到晶体管的I-V特性。随着辐射剂量的增加，边缘寄生晶体管漏电流也迅速上升。图中I1则代表主电流方向，I2代表寄生晶体管的漏电方向。当漏电流增加到接近本征晶体管的开态电流时，晶体管会永久开启，导致器件失效。所以如图2所示的标准EEPROM存储单元结构不具备在辐射环境中应用的价值。

另外，辐射对阈值电压的影响主要表现是：辐射会在浮栅周围的氧化层内产生电子空穴对，经过快复合过程存留下来的空穴漂移到浮栅，复合掉浮栅上的部分电子，降低了阈值电压。严重时会改变存储单元中的数据，使器件失效。

发明内容

本发明目的在于解决上述问题，在现有的FLOTOX结构EEPROM工艺不变的基础上，研究了辐射对EEPROM存储单元结构的影响，提出了一种新的EEPROM存储单元结构，在抗辐射加固的同时没有影响到存储单元本身的存储性能和擦写电压要求。

本发明为实现上述目的，对FLOTOX结构的EEPROM存储单元结构的设计方案如下：

(1)针对辐射影响在场氧化层侧壁形成正电荷堆积，使一个单元内的源端和漏端之间形成漏电的问题，进行加固的方法是：在设计FLOTOX结构的EEPROM存储单元时，利用环形栅设计对EEPROM存储管和选择管进行抗辐射加固，以消除辐射后单元内的场区边缘源漏之间的泄漏电流。

(2)针对浮栅周围的氧化层积累正电荷使存储单元阈值电压降低的问题，进行加固的方法是：采用控制栅全覆盖浮栅和浮栅与场区不交叠的设计方法与结构，以减少辐射后EEPROM存储单元的阈值电压变化。

按照本发明提供的技术方案，所述基于FLOTOX结构的抗辐射EEPROM存储单元结构包括：选择管和存储管，选择管为NMOS管，存储管为FLOTOX结构的EEPROM存储管；