[发明专利]SPM-DMA结构的嵌入式系统的节能方法无效
申请号: | 201010234240.X | 申请日: | 2010-07-23 |
公开(公告)号: | CN101866213A | 公开(公告)日: | 2010-10-20 |
发明(设计)人: | 杨艳琴;沈耀;过敏意;周憬宇;唐飞龙 | 申请(专利权)人: | 上海交通大学 |
主分类号: | G06F1/32 | 分类号: | G06F1/32 |
代理公司: | 上海交达专利事务所 31201 | 代理人: | 王锡麟;王桂忠 |
地址: | 200240 *** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | spm dma 结构 嵌入式 系统 节能 方法 | ||
1.一种SPM-DMA结构的嵌入式系统的节能方法,其特征在于,包括以下步骤:
第一步,将待处理的数据划分为若干块,且每块数据小于SPM容量的一半;
第二步,进行数据的并行传输和并行处理,CPU完成对每个数据块的处理;
第三步,检测CPU处理每块数据的时间TCPU和DMA加载第i+1块数据并回传第i块处理后数据的时间Tblock,根据αoptimal=TCPU/Tblock,得到最优调整因子αoptimal;
第四步,根据Foptimal=αoptimal×Fmax和Voptimal=αoptimal×Vmax,得到最优频率Foptimal和最优电压Voptimal,其中:Fmax是CPU的最大频率,Vmax是CPU的最大电压;
第五步,当CPU的工作级别中包括最优频率Foptimal和最优电压Voptimal时,进行静态调整;否则,进行动态调整,使CPU工作于调整后的电压和频率。
2.根据权利要求1所述的SPM-DMA结构的嵌入式系统的节能方法,其特征是,第二步中所述的数据的并行传输和并行处理,是:将SPM从逻辑上分为容量相等的两部分SPM0和SPM1,DMA装载第一块待处理数据,并将装载后的第一块数据写入SPM0,CPU处于等待状态;CPU对第i块数据进行处理,并将处理后的第i块数据写入SPM0,同时DMA装载第i+1块待处理数据,将装载后的第i+1块数据写入SPM1,并将处理后的第i块数据回写到片外存储器,1≤i≤N-1;CPU对第N块数据进行处理,并将处理后的第N块数据写入SPM1,DMA将处理后的第N块数据回写到片外存储器。
3.根据权利要求1所述的SPM-DMA结构的嵌入式系统的节能方法,其特征是,第五步中所述的静态调整,是将CPU的工作电压调整为最优电压Voptimal且将CPU的工作频率调整为最优频率Foptimal。
4.根据权利要求1所述的SPM-DMA结构的嵌入式系统的节能方法,其特征是,第五步中所述的动态调整,包括以下步骤:
1)在CPU的所有工作频率中,选择比最优频率Foptimal大且与最优频率Foptimal差值最小的频率Fhigh,并选择比最优频率Foptimal小且与最优频率Foptimal差值最小的频率Flow;
在CPU的所有工作电压中,选择比最优电压Voptimal大且与最优电压Voptimal差值最小的电压Vhigh,并选择比最优电压Voptimal小且与最优电压Voptimal差值最小的电压Vlow;
2)根据αlow=Flow/Fmax和αhigh=Fhigh/Fmax,得到次优调整因子αlow和次优调整因子αhigh;
3)根据和得到频率Fhigh和电压Vhigh的工作时间都是THigh,频率Flow和电压Vlow的工作时间都是TLow;
4)根据和得到频率Fhigh和电压Vhigh的迭代次数都是Chigh,频率Flow和电压Vlow的迭代次数都是CLow,其中:Titeration是CPU执行一次迭代所用的时间;
5)在CPU处理一块数据的过程中,CPU的工作频率为Fhigh且工作电压为Vhigh的迭代次数设置为Chigh,CPU的工作频率为Flow且工作电压为Vlow的迭代次数设置为CLow,从而完成CPU调整。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海交通大学,未经上海交通大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201010234240.X/1.html,转载请声明来源钻瓜专利网。