[发明专利]SPM-DMA结构的嵌入式系统的节能方法

说明书

技术领域

本发明涉及的是一种计算机技术领域的方法，具体是一种SPM-DMA(Scratch PadMemory-Dynamic Memory Access，高速片内存储器-动态存储器访问)结构的嵌入式系统的节能方法。

背景技术

与桌面系统相比，嵌入式系统要求更高的响应速度和更低的能量消耗。而目前嵌入式芯片的发展趋势使嵌入式CPU与存储器之间的速度差异越来越大，从而限制了嵌入式CPU的性能、实时响应特性和低功耗。为了减少嵌入式CPU与存储器之间的速度差异，以下两种方式被广泛采用。方式一：嵌入式系统中采用SPM作为主要的片上存储器，与相同容量硬件管理的Cache存储器相比，SPM具有更小的体积、更低的能量消耗。嵌入式系统通常是面向特定应用的，所以编译器可实现对嵌入式系统中SPM的管理，提高嵌入式系统的性能和SPM中数据的预测性。方式二：DMA代替CPU用来在高速片内存储器(SPM)和片外低速存储器之间传送数据。嵌入式系统中广泛采用专用DMA部件作为数据传输途径，甚至一些低端的嵌入式芯片中都有DMA传输部件，例如TI的MSP430系列单片机。对于相同的数据传输量，DMA专用部件方式较CPU传送可以节省更多的能量。为提高系统可靠性、减少散热引起的成本增加和体积扩大，在SPM-DMA嵌入式系统中，如何更有效地较少能量消耗仍然是至关重要的因素。

从现有技术文献的检索发现，目前节能的方法是根据数据访问模式，选择使用频率高的部分数据存储在快速的片内SPM中，其余数据储存在片外慢速存储器。这种方式主要是通过减少访问外存的次数来节能的，但没有考虑CPU处理和DMA传输的并行性，导致过多的能量消耗，难以满足嵌入式系统对低功耗的要求。主要原因是当CPU进行原有数据处理时，DMA同时可以在SPM和片外存储器之间传输新数据，而CPU和DMA之间存在着数据制约关系，即：当DMA传输新数据时，CPU已经处理完原有数据，而后续的数据还没有准备好，此时CPU保持工作状态将造成能量浪费。

发明内容

本发明的目的在于克服现有技术存在的上述不足，提供一种SPM-DMA结构的嵌入式系统的节能方法。本发明使CPU和DMA并行工作，并根据DMA数据传输的速度来调整CPU工作的电压和频率，使CPU工作在不同的电压、频率级别。

本发明是通过以下技术方案实现的，本发明包括以下步骤：

第一步，将待处理的数据划分为若干块，且每块数据小于SPM容量的一半。

第二步，进行数据的并行传输和并行处理，CPU完成对每个数据块的处理。

所述的数据的并行传输和并行处理，是：将SPM从逻辑上分为容量相等的两部分SPM0和SPM1，DMA装载第一块待处理数据，并将装载后的第一块数据写入SPM0，CPU处于等待状态；CPU对第i块数据进行处理，并将处理后的第i块数据写入SPM0，同时DMA装载第i+1块待处理数据，将装载后的第i+1块数据写入SPM1，并将处理后的第i块数据回写到片外存储器，1≤i≤N-1；CPU对第N块数据进行处理，并将处理后的第N块数据写入SPM1，DMA将处理后的第N块数据回写到片外存储器。

第三步，检测CPU处理每块数据的时间T_CPU和DMA加载第i+1块数据并回传第i块处理后数据的时间T_block，根据α_optimal＝T_CPU/T_block，得到最优调整因子α_optimal。

第四步，根据F_optimal＝α_optimal×F_max和V_optimal＝α_optimal×V_max，得到最优频率F_optimal和最优电压V_optimal，其中：F_max是CPU的最大频率，V_max是CPU的最大电压。

第五步，当CPU的工作级别中包括最优频率F_optimal和最优电压V_optimal时，进行静态调整；否则，进行动态调整，使CPU工作于调整后的电压和频率。

所述的静态调整，是将CPU的工作电压调整为最优电压V_optimal且将CPU的工作频率调整为最优频率F_optimal。

所述的动态调整，包括以下步骤：