[发明专利]形成半导体装置的方法及形成半导体晶片电性连接的方法

说明书

技术领域

本发明涉及一种半导体凸块工艺，且特别涉及一种在凸块工艺中保护电性连接的方法。

背景技术

在半导体装置的封装工艺中，倒装芯片技术扮演极为重要的角色。倒装芯片微电子装配包括使用位于基板(例如电路板)上的导电焊料凸块(焊料bump)，将面朝下(face down)(也就是翻面)的电子元件直接电性连接于基材上。由于倒装芯片封装与其他封装方式相比，在尺寸上、效能上、及工艺弹性上较具有优势，使得倒装芯片封装在使用上大幅度的成长。

近来，铜内连线后技术已被发展出来。在该技术中，电子元件与基板的铜柱进行电性连接，取代焊料凸块的使用。该铜内连线后技术可形成较精细间距的凸块桥接，降低电路的电容负载以及允许电子元件表现出较高的频率。

然而，在制造过程中，铜具有被氧化的倾向。经氧化的铜柱会使得电子元件与基板间的附着力下降。而差的附着力会因为漏电流的关系而引发严重的可靠性问题。此外，经氧化的铜柱也可使得沿着填充物与铜柱间界面的填充物发生破裂。而该破裂现象可能会进一步扩散至一位于其下的低介电常数介电层或是扩散至用于结合铜柱与基板的焊料。

基于上述，目前亟需一种新的方法来对半导体晶片进行电性连接，以获得稳固电连接表现。

发明内容

为克服现有技术中的缺陷，本发明的一实施例提供一种形成半导体晶片电性连接的方法，包含：提供一半导体晶片，该半导体晶片包含一绝缘层，其中该绝缘层具有一表面；形成一包含铜的金属材料构成的长条柱突出于该绝缘层的表面，其中该金属材料构成的长条柱具有一侧壁表面；以及，通过一电镀工艺来形成一保护层于该电镀工艺的侧壁表面上，其中该保护层包含锡。

本发明的另一实施例也提供一种形成半导体晶片电性连接的方法，包含：提供一半导体晶片，该半导体晶片包含一集成电路；形成一具有一表面的绝缘层于该半导体晶片之上，其中一导电途径位于该绝缘层之上，且与该集成电路电性接触；形成一包含铜的金属材料构成的长条柱突出于该绝缘层的表面，其中该长条柱具有一侧壁，其中该长条柱穿过该绝缘层与该导电途径接触；以及，通过将该金属材料构成的长条柱暴露于一含锡、硅、或锗的气体前驱物中，使该气体前驱物与含铜的长条柱进行反应，以形成一保护层。

本发明的又一实施例提供一种形成半导体装置的方法，包括：提供一半导体芯片；形成一绝缘层于该半导体芯片之上，该绝缘层具有一表面；形成一包含铜的金属材料构成的长条柱，突出于该绝缘层的表面，其中该长条柱具有一侧壁；通过将该金属材料构成的长条柱暴露于一含锡、硅、或锗的气体前驱物中，使该气体前驱物与含铜的长条柱进行反应，以形成一保护层；以及，将一半导体元件结合至该半导体芯片的该金属材料构成的长条柱，使得该半导体电性连接至该半导体芯片。

本发明可获得稳固电连接表现。

为让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举出优选实施例，并配合附图，进行详细说明如下。

附图说明

图1A为一半导体晶片的剖面图，显示该半导体晶片具有多个半导体芯片形成于该晶片的表面。

图1B为图1A的平面图。

图2为本发明一实施例所述的半导体装置的剖面图，示出一图形掩模层形成于该半导体装置之上。

图3为一图2所述半导体装置的剖面图，示出一金属材料填入该图形化掩模层的一开口。

图4显示将图3所述的图形化掩模层移除，以露出该金属材料构成的长条柱。

图5显示一保护层形成于图4所述的该金属材料构成的长条柱的表面上。

图6显示一半导体元件与该芯片结合。

图7显示形成一导电材料于该金属材料构成的长条柱的上表面上。

图8显示形成一保护层于图7所述的该金属材料构成的长条柱的该侧壁表面。

其中，附图标记说明如下：

001～半导体芯片；

002～半导体元件；

98～半导体基板；

100～半导体晶片；

101～介电层；

102～导电层；

103～绝缘层；

104～内连线层；

105～掩模层；

106～重分布层；

107～贯孔；

109～金属材料构成的长条柱；

112～上表面；

113～侧壁表面；

115～保护层；

117～导电材料；

119～填充物；

120～表面；以及

150～钝化层。

具体实施方式