[发明专利]一种晶体管的制作方法

说明书

技术领域

本发明涉及半导体器件制造领域，尤其涉及一种晶体管的制作方法。

背景技术

双极晶体管是构成现代大规模集成电路的器件结构之一，双极晶体管优点在于操作速度快、单位芯片面积的输出电流大、导通电压变动小，适于制作模拟电路。

随着半导体工艺的不断发展，对器件性能要求越来越高，对晶体管(例如双极型晶体管)的性能要求也相应提高。

对于双极型晶体管来说，集电极-基极反向击穿电压和特征频率是两个比较重要的参数，这两个参数相互平衡。集电极-基极反向击穿电压，该电压是指当晶体管发射极开路时，其集电极与基极之间的最大允许反向电压，用VCBO或BVCBO表示；晶体管的工作频率超过截止频率fβ或fα时，其电流放大系数β值将随着频率的升高而下降，特征频率是指β值降为1时晶体管的工作频率，特征频率用fT表示，通常将特征频率fT小于或等于3MHZ的晶体管称为低频管，将特征频率fT大于或等于30MHZ的晶体管称为高频管，将特征频率fT大于3MHZ、小于30MHZ的晶体管称为中频管。

现有晶体管结构请参考图1，图1为采用平面工艺制成的NPN型硅材料晶体管的结构示意图，位于中间层的P区称为基区12，它很薄且杂质浓度较低，其材料为锗硅；位于上层的N区是发射区13，掺杂浓度很高，通过刻蚀出的接触孔和基区12相连形成PN结，该PN结称为发射结14；位于下层所占面积最大的N区为集电区10，集电区内设置有两个隔离沟槽11，集电区10和基区12之间的PN结称为集电结16。

相应的形成晶体管的工艺如下：提供一衬底，在衬底内进行离子注入并扩散，用作集电区；在集电区内刻蚀两个浅沟槽并用氧化物填充，形成隔离区域；在集电区上，两个浅沟槽之间，生长锗硅层，并进行外延，形成P型外延层，锗硅层以及其外延层作为基区；在基区上形成氧化层，在氧化层上旋涂第一光刻胶层，经过光刻工艺后，在第一光刻胶层上定义出接触孔图形；以第一光刻胶层为掩膜，沿接触孔图形刻蚀氧化层至露出P型外延层，形成接触孔；去除第一光刻胶层后，用化学气相沉积法形成填充满接触孔且覆氧化层表面的多晶硅层；平坦化多晶硅层，使其表面平整后，在多晶硅层上形成第二光刻胶层，经过曝光显影工艺后，定义出发射极图形；以第二光刻胶层为掩膜，沿发射极图形刻蚀多晶硅层和氧化层，形成发射极；以发射区为掩膜，向基区内注入离子并进行扩散工艺，形成掺杂区。

由于在晶体管制作工艺过程中，基区的掺杂是以发射区为掩膜进行离子注入后退火扩散处理的，基区和集电区之间形成的集电结15如图1中所示，并非水平的形状，在应用过程中，对集电极施加较高的电压而基区电压保持0的情况下，电场会在集电结弯曲的位置集中，而造成器件的过早击穿，因此，该晶体管的集电极-基极反向击穿电压不高，晶体管容易被击穿。现有技术中为了避免晶体管被击穿，采用降低集电区掺杂浓度的方法以减少电场，但是，这又引出了新的问题。集电区浓度太低，在电流升高时容易产生基区展宽效应，即Kirk效应，基区展宽效应可以造成一下影响：1.使基区空间体积增大，导致存储少子电荷数量增加，开关速度下降；2.使电流放大系数b下降，导致工作电流受到限制(Kirk效应是造成BJT在大电流时电流放大系数b下降的主要原因，当电流放大系数b下降到一半时的集电极电流即定为晶体管的最大工作电流)；3.使少子渡越基区的时间增长，器件频率特性变差(Kirk效应是造成晶体管在大电流时特征频率fT下降的主要原因)。总之，Kirk效应对于晶体管的高频功率性能有着很大的不良影响，不利于晶体管性能的提高。

发明内容

本发明解决的问题是提供一种晶体管的制造方法，在晶体管的特征频率相对不变的前提下，提高晶体管集电极-基极反向击穿电压。

为了实现上述目的，本发明提供一种晶体管的制作方法，包括以下步骤：制作集电区；在所述集电区上制作基区；在所述基区上制作发射区；以所述发射区为掩膜，对所述基区进行离子注入，所述离子注入的能量范围为5KeV至150KeV，剂量范围为3e15cm^-2至3e12cm^-2，使得离子能够注入到所述基区以及所述集电区内，注入完成后进行扩散工艺，在所述基区以及所述集电区内形成掺杂区。