[发明专利]半导体装置

说明书

技术领域

本发明涉及包含沿半导体装置的厚度方向延伸的柱状区域的超结(Super junction)构造的半导体装置。

背景技术

以往，公知有具有超结构造的半导体装置。

在专利文献1中公开了具有形成有多个半导体元件的元件区域和用于提高耐压的外周区域的超结构造的半导体装置。在该半导体装置的元件区域中，交替形成有多个第1p型柱状区域和多个第1n型柱状区域。在外周区域中，交替形成有多个第2p型柱状区域和多个第2n型柱状区域。进而，在外周区域中，在上述p型柱状区域和n型柱状区域的上层形成有第3p型柱状区域和高电阻n型层。

这里，第1p型和第1n型柱状区域的深度比第2p型和第2n型柱状区域的深度深。并且，第2p型柱状区域的宽度与第3柱状区域的宽度不同。

在专利文献1的半导体装置中，通过第3p型柱状区域来降低各柱状区域的杂质量的偏差。由此，使p型柱状区域的电荷和n型柱状区域的电荷之比(电荷比)恒定，提高了耐压。

【专利文献1】日本特开2006-5275号公报

但是，在专利文献1的技术中，柱状区域的深度和宽度等不同，因此，存在制造工序复杂的课题。特别地，当柱状区域的深度不同时，为了使各柱状区域的杂质量相等而调整离子注入量等是极其困难的。

发明内容

本发明正是为了解决上述课题而完成的，其目的在于，提供能够提高耐压并简化制造工序的半导体装置。

为了达成上述目的，第1方面所述的发明是一种半导体装置，该半导体装置具有形成有半导体元件的元件区域和形成于所述元件区域外周的外周区域，其特征在于，该半导体装置具有：第1导电型的第1导电型区域，其形成于所述元件区域和所述外周区域；第2导电型的多个第1柱状区域，其形成于所述元件区域的第1导电型区域；第2导电型的多个第2柱状区域，其形成于所述外周区域的第1导电型区域；以及第2导电型的多个电场缓和区域，其形成于所述第2柱状区域的上部，所述电场缓和区域与相邻的电场缓和区域之间的间隔在所述外周区域的内侧和外侧不同。

并且，第2方面所述的发明的特征在于，所述外周区域的内侧的所述电场缓和区域与相邻的电场缓和区域之间的间隔小于所述外周区域的外侧的所述电场缓和区域与相邻的电场缓和区域之间的间隔。

并且，第3方面所述的发明的特征在于，所述电场缓和区域与相邻的电场缓和区域之间的间隔随着接近所述外周区域的外侧而逐渐增大。

并且，第4方面所述的发明的特征在于，所述电场缓和区域的宽度随着接近所述外周区域的外侧而逐渐减小。

并且，第5方面所述的发明的特征在于，所述电场缓和区域的深度随着接近所述外周区域的外侧而逐渐变浅。

并且，第6方面所述的发明的特征在于，所述第1柱状区域和相邻的第1柱状区域之间的距离与所述第2柱状区域和相邻的第2柱状区域之间的距离相等。

本发明使内侧的电场缓和区域的宽度和外侧的电场缓和区域的宽度不同，由此扩大耗尽层，缓和电场。由此，本发明能够提高耐压。因此，本发明能够将第1柱状区域和第2柱状区域形成为同样的形状。结果，本发明能够容易地调整第1柱状区域和第2柱状区域的杂质量，因此，能够简化制造工序。

附图说明

图1是第1实施方式的半导体装置的剖面图。

图2是半导体装置的平面概略图。

图3是说明第1实施方式的半导体装置的制造工序的图。

图4是说明第1实施方式的半导体装置的制造工序的图。

图5是说明第1实施方式的半导体装置的制造工序的图。

图6是说明第1实施方式的半导体装置的制造工序的图。

图7是说明第1实施方式的半导体装置的制造工序的图。

图8是说明第1实施方式的半导体装置的制造工序的图。

图9是第1实施例的电位分布模拟的结果。

图10是第1比较例的电位分布模拟的结果。

图11是第2比较例的电位分布模拟的结果。

图12是示出第1实施例、第1比较例和第2比较例的逆向电压和漏电流的关系的曲线图。

标号说明