[发明专利]用于使图形密度加倍的方法

说明书

技术领域

本发明一般而言涉及用于形成集成电路结构的方法，更具体而言，涉及利用掺杂的硅芯部(mandrel)的侧壁构图下伏的层的方法。

背景技术

集成电路的制造通常需要在同一芯片上形成多个图形，包括亚光刻图形。例如，对于互补金属氧化物半导体(CMOS)技术的持续按比例缩小，鳍片型场效应晶体管(FinFET)已发展为有前途的新途径。侧壁间隔物图形转移(SIT)是用于超出光刻的印刷能力而形成窄鳍片的常用方法之一。常规SIT方法将所有的鳍片形成为跨芯片具有相同的宽度。然而，一些应用需要在同一芯片上具有不同宽度的鳍片。例如，在同一芯片上的各种FinFET器件可能需要用于不同阈值电压的不同鳍片宽度。在另一实例中，FinFET器件可能与诸如三栅器件或平面器件的其他器件形成在同一芯片上，这些其他器件需要与用于FinFET器件的鳍片宽度不同的鳍片宽度。

发明内容

鉴于上述情况，这里公开了在主层上沉积未掺杂的硅层的各种方法。一个实施例在所述未掺杂的硅层上沉积帽层。该实施例构图在所述帽层上的掩蔽层，并且所述掩蔽层具有开口。该实施例通过去除由所述掩蔽层中的所述开口暴露的所述未掺杂的硅层的部分和所述帽层的对应部分而将所述未掺杂的硅层构图成硅芯部。该实施例去除所述光致抗蚀剂层，以留下位于所述主层上的所述硅芯部以及所述硅芯部上的帽层芯部。该实施例在这样的工艺中将杂质并入所述硅芯部的侧壁中，该工艺使得所述硅芯部的侧壁部分掺杂有杂质并使至少部分所述硅芯部的中心部分未掺杂。在单独的硅芯部内，所述硅芯部的所述中心部分位于所述硅芯部的所述侧壁部分之间。该实施例去除所述帽层芯部而留下位于所述主层上的所述硅芯部。该实施例执行选择性材料去除工艺，以去除所述硅芯部的所述中心部分并使所述硅芯部的所述侧壁部分留在所述主层上。该实施例使用所述硅芯部的所述侧壁部分作为构图掩模而至少构图所述主层。该实施例去除所述硅芯部的所述侧壁部分以至少留下构图后的所述主层。

另一实施例包括在主层上沉积未掺杂的硅层的方法。该实施例在所述未掺杂的硅层上沉积帽层。该实施例构图在所述帽层上的掩蔽层，并且所述掩蔽层具有开口。该实施例通过去除由所述掩蔽层中的所述开口暴露的所述未掺杂的硅层的部分和所述帽层的对应部分而将所述未掺杂的硅层构图成硅芯部。所述开口被分隔以使所述硅芯部中的一些被形成为不同的尺寸。该实施例去除所述光致抗蚀剂层，以留下位于所述主层上的所述硅芯部以及所述硅芯部上的帽层芯部。该实施例在这样的工艺中将杂质并入所述硅芯部的侧壁中，该工艺使得所述硅芯部的侧壁部分掺杂有杂质并使所述硅芯部中的至少一些的中心部分未掺杂。在单独的硅芯部内，所述硅芯部的所述中心部分位于所述硅芯部的所述侧壁部分之间。该实施例去除所述帽层芯部而留下位于所述主层上的所述硅芯部。该实施例执行选择性材料去除工艺，以去除所述硅芯部的所述中心部分并使所述硅芯部的所述侧壁部分留在所述主层上。该实施例使用所述硅芯部的所述侧壁部分作为构图掩模而至少构图所述主层。该实施例去除所述硅芯部的所述侧壁部分以至少留下构图后的所述主层。

还公开了一种在主层上沉积未掺杂的硅层的方法。一种方法在所述未掺杂的硅层上沉积帽层。该方法构图在所述帽层上的掩蔽层，并且所述掩蔽层具有开口。该方法通过去除由所述掩蔽层中的所述开口暴露的所述未掺杂的硅层的部分和所述帽层的对应部分而将所述未掺杂的硅层构图成硅芯部。所述开口被分隔以使所述硅芯部中的一些被形成为不同的尺寸。该方法去除所述掩蔽层，以留下位于所述主层上的所述硅芯部以及所述硅芯部上的帽层芯部。该方法在这样的工艺中将杂质引入所述硅芯部的侧壁中，该工艺使得所述硅芯部的侧壁部分掺杂有杂质并使所述硅芯部中的至少一些的中心部分未掺杂。在单独的硅芯部内，所述硅芯部的所述中心部分位于所述硅芯部的所述侧壁部分之间。所述硅芯部中的一些不具有未掺杂的所述中心部分，而仅具有被掺杂的所述侧壁部分。该方法去除所述帽层芯部而留下位于所述主层上的所述硅芯部。该方法执行选择性材料去除工艺，以去除所述硅芯部的所述中心部分并使所述硅芯部的不同尺寸的侧壁部分留在所述主层上。相对于具有所述中心部分的所述硅芯部的较小侧壁部分，不具有未掺杂的所述中心部分而仅仅具有被掺杂的侧壁部分的所述硅芯部包括较大的侧壁部分。该方法使用所述硅芯部的所述不同尺寸的侧壁部分作为构图掩模而至少构图所述主层。该方法去除所述硅芯部的所述侧壁部分以至少留下构图后的所述主层。