[发明专利]基准电压电路和电子设备有效
| 申请号： | 201010238059.6 | 申请日： | 2010-07-23 |
| 公开（公告）号： | CN101963819A | 公开（公告）日： | 2011-02-02 |
| 发明（设计）人： | 井村多加志 | 申请（专利权）人： | 精工电子有限公司 |
| 主分类号： | G05F1/56 | 分类号： | G05F1/56 |
| 代理公司： | 北京三友知识产权代理有限公司 11127 | 代理人： | 黄纶伟;吕俊刚 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 基准 电压 电路 电子设备 | ||
1.一种基准电压电路，该基准电压电路具有：ED型基准电压电路，其具有栅极彼此相连的N沟道耗尽型MOS晶体管和N沟道增强型MOS晶体管；以及共源共栅电路，其设置在电源端子与所述ED型基准电压电路之间，该基准电压电路的特征在于，
所述N沟道耗尽型MOS晶体管由串联连接的多个N沟道耗尽型MOS晶体管构成，
所述共源共栅电路由栅极与所述串联连接的多个N沟道耗尽型MOS晶体管的连接点中的任一个连接的N沟道耗尽型MOS晶体管构成。
2.根据权利要求1所述的基准电压电路，其特征在于，
所述ED型基准电压电路具有：
所述N沟道增强型MOS晶体管，其漏极和栅极与输出端子连接，源极与GND端子连接；
第1N沟道耗尽型MOS晶体管，其源极和栅极与所述输出端子连接；以及
第2N沟道耗尽型MOS晶体管，其栅极与所述输出端子连接，源极与所述第1N沟道耗尽型MOS晶体管的漏极连接，
所述共源共栅电路具有第3N沟道耗尽型MOS晶体管，该第3N沟道耗尽型MOS晶体管的漏极与所述电源端子连接，栅极与所述第1N沟道耗尽型MOS晶体管的漏极和所述第2N沟道耗尽型MOS晶体管的源极连接。
3.根据权利要求2所述的基准电压电路，其特征在于，
所述第1N沟道耗尽型MOS晶体管和第2N沟道耗尽型MOS晶体管中的一方或双方由多个N沟道耗尽型MOS晶体管构成。
4.一种基准电压电路，该基准电压电路具有n个ED型基准电压电路和n个共源共栅电路，所述ED型基准电压电路具有栅极彼此相连的N沟道耗尽型MOS晶体管和N沟道增强型MOS晶体管，所述共源共栅电路设置在电源端子与所述ED型基准电压电路之间，其中，n为2以上的整数，该基准电压电路的特征在于，
所述N沟道耗尽型MOS晶体管由串联连接的多个N沟道耗尽型MOS晶体管构成，
所述共源共栅电路由N沟道耗尽型MOS晶体管构成，
第m个共源共栅电路的N沟道耗尽型MOS晶体管的栅极与第m+1个ED型基准电压电路的所述串联连接的多个N沟道耗尽型MOS晶体管的连接点中的任一个连接，其中，m为0＜m＜n的整数，
第n个共源共栅电路的N沟道耗尽型MOS晶体管的栅极与第1个ED型基准电压电路的所述串联连接的多个N沟道耗尽型MOS晶体管的连接点中的任一个连接。
5.根据权利要求4所述的基准电压电路，其特征在于，
所述ED型基准电压电路具有：
所述N沟道增强型MOS晶体管，其漏极和栅极与输出端子连接，源极与GND端子连接；
第1N沟道耗尽型MOS晶体管，其源极和栅极与所述输出端子连接；以及
第2N沟道耗尽型MOS晶体管，其栅极与所述输出端子连接，源极与所述第1N沟道耗尽型MOS晶体管的漏极连接，
所述共源共栅电路具有第3N沟道耗尽型MOS晶体管，该第3N沟道耗尽型MOS晶体管的漏极与所述电源端子连接，栅极与所述第1N沟道耗尽型MOS晶体管的漏极和所述第2N沟道耗尽型MOS晶体管的源极连接。
6.根据权利要求5所述的基准电压电路，其特征在于，
所述第1N沟道耗尽型MOS晶体管和第2N沟道耗尽型MOS晶体管中的一方或双方由多个N沟道耗尽型MOS晶体管构成。
7.一种电子设备，其特征在于，该电子设备具有权利要求1～6中的任一项所述的基准电压电路。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于精工电子有限公司，未经精工电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201010238059.6/1.html，转载请声明来源钻瓜专利网。
