[发明专利]基准电压电路和电子设备

说明书

技术领域

本发明涉及半导体装置，更详细地讲，涉及相对于电源电压的变动，输出电压的变动小、且能够实现低电压工作化、低消耗电流化的基准电压电路。

背景技术

以往，以改善模拟电路的电源电压变动去除比为目的，广泛采用添加共源共栅(cascode)电路的方法。而且，使用了既能改善电源电压变动去除比又能实现低电压工作的基准电压电路(例如参照专利文献1)。图4示出现有的基准电压电路的电路图。

N沟道耗尽型MOS晶体管301和N沟道增强型MOS晶体管302构成ED型基准电压电路310，与ED型基准电压电路310串联连接着作为共源共栅电路工作的N沟道耗尽型MOS晶体管303。与N沟道增强型MOS晶体管302并联连接着作为控制电流源的N沟道增强型MOS晶体管304，与N沟道增强型MOS晶体管304串联连接着栅极端子和源极端子相连的N沟道耗尽型MOS晶体管305。而且，N沟道耗尽型MOS晶体管305的源极端子与N沟道耗尽型MOS晶体管303的栅极端子连接。N沟道增强型MOS晶体管304和N沟道耗尽型MOS晶体管305构成向作为共源共栅电路工作的N沟道耗尽型MOS晶体管303提供恒定的偏置电压的偏置电路311。

在上述电路中，N沟道增强型MOS晶体管302、304和N沟道耗尽型MOS晶体管303、305的特性及跨导系数均相等。该情况下，各个耗尽型MOS晶体管的源极/背栅间电压-漏极电流特性相等，并且漏极电流相等，所以，各个耗尽型MOS晶体管的源极电位相等。

这里，通过以下方法，能够使N沟道耗尽型MOS晶体管305的源极电位低于N沟道耗尽型MOS晶体管303的源极电位。

1)相对于N沟道增强型MOS晶体管302的跨导系数，通过固定L长，并使W长增大等，来增大N沟道增强型MOS晶体管304的晶体管跨导系数。2)相对于N沟道耗尽型MOS晶体管303的跨导系数，减小N沟道耗尽型MOS晶体管305的晶体管跨导系数。3)实施1和2双方。

这样，图4的基准电压电路能够实现低电压工作。

【专利文献1】日本特开2007-266715号公报

但是，在上述基准电压电路中，在以下两条路径中流有电流，即：从N沟道耗尽型MOS晶体管305到N沟道增强型MOS晶体管304的路径、以及从N沟道耗尽型MOS晶体管303到ED型基准电压电路310的路径。所以，存在消耗电流大的缺点。

发明内容

本发明是为了解决以上课题而完成的，其目的在于，实现一种在不使低电压工作和电源电压变动去除比劣化的情况下，以更低的消耗电流工作的基准电压电路。

为了解决现有课题，本发明的基准电压电路设置了共源共栅用耗尽型晶体管，利用多个耗尽型晶体管来构成决定基准电压的耗尽型晶体管，将第1耗尽型晶体管的漏极与第2耗尽型晶体管的源极之间的连接点连接到共源共栅用耗尽型晶体管的栅极端子。

与现有电路相比，本发明的基准电压电路能够提供在不使低电压工作和电源电压变动去除比劣化的情况下，以更低的消耗电流工作的基准电压电路。

附图说明

图1是示出本发明的基准电压电路的第1实施方式的电路图。

图2是示出本发明的基准电压电路的第2实施方式的电路图。

图3是示出本发明的基准电压电路的第3实施方式的电路图。

图4是现有的基准电压电路的电路图。

标号说明

101：电源端子；100：GND端子；102、103、N+102：基准电压输出端子；110、111、P+110、310：ED型基准电压电路；311：偏置电路。

具体实施方式

图1是示出本发明的基准电压电路的第1实施方式的电路图。

本实施方式的基准电压电路具有：电源端子101、GND端子100、N沟道增强型MOS晶体管1、N沟道耗尽型MOS晶体管2、N沟道耗尽型MOS晶体管3、N沟道耗尽型MOS晶体管4以及输出端子102。

N沟道耗尽型MOS晶体管2与N沟道耗尽型MOS晶体管3串联连接，且它们的栅极共同连接在一起。而且，它们与N沟道增强型MOS晶体管1串联连接，且它们的栅极与N沟道增强型MOS晶体管1的栅极共同连接在一起。即，N沟道增强型MOS晶体管1、N沟道耗尽型MOS晶体管2和N沟道耗尽型MOS晶体管3构成ED型基准电压电路110。