[发明专利]掺杂方法和制造半导体器件的方法

说明书

相关申请的交叉参考

本申请包含与2009年8月7日向日本专利局提交的日本在先专利申请JP2009-184205的公开内容相关的主题，将该在先申请的全部内容以引用的方式并入本文。

技术领域

本发明涉及掺杂方法和制造半导体器件的方法，具体涉及适用于制造薄膜半导体器件的方法。

背景技术

人们已经想到采用轻型柔性塑料基板作为在包括有薄膜半导体层的半导体器件中的支撑基板。在这种半导体器件的生产中，考虑到塑料基板的耐热性，期望采取低温工艺。还有在半导体层的杂质掺杂中，人们也已经想到可以用在低温下进行杂质掺杂的方法，代替需要高温热处理以除氢的离子注入方法。另外，随着基板尺寸的增大，现有的真空工艺在设施尺寸方面几乎达到极限。另外，由于生产时间等，现有的离子注入方法等掺杂方法在尺寸增加方面达到了极限。由于这些原因，对于应用于半导体层的杂质掺杂而言，期望开发出采用能够处理大区域的非真空工艺的新掺杂方法。

作为非真空并且能够处理大区域的新掺杂方法的第一示例，在先技术已经提出了这样一种方法，其在半导体层上形成包含磷或硼的含杂质层，然后用能量束照射以使得杂质从含杂质层扩散到半导体层中。在该情况中，采用包含磷或硼的硅酸盐玻璃(所谓的PSG、BSG等)作为含杂质层(例如参见JP-A-62-2531)。作为第二示例，在先技术已经提出了这样一种方法，其在半导体层上形成包含磷或硼的杂质离子溶液的液体薄膜，使液体薄膜干燥，然后用能量束照射以使得杂质扩散到半导体层中(参见JP-A-2005-260040)。

但是，上面的掺杂方法难以控制用来掺杂半导体层的杂质的浓度。在第一示例中，在形成PSG或BSG的硅酸盐玻璃中的氧化硅也进入到半导体层中，从而导致半导体层的性能变差。另外，第二示例不允许高浓度磷(P)或硼(B)掺杂，因此难以通过上面的掺杂方法获得具有所期望性能的半导体器件。

发明内容

鉴于上述问题，需要一种可以与非真空(可以处理大区域)、低温工艺兼容的掺杂方法，该方法还允许在不损失半导体性能的情况下高精度地控制杂质浓度。还需要一种能够提供性能精度良好受控的半导体器件的制造方法。

根据本发明的实施方案，提供了一种包括以下步骤的掺杂方法。首先，在第一步骤中，将含有锑化合物的材料溶液施用到基板表面上，所述锑化合物包含锑以及选自氢、氮、氧和碳的元素。接着，在第二步骤中，使得材料溶液干燥以在基板上形成锑化合物层。随后，在第三步骤中，进行热处理以使得锑化合物层中的锑扩散到基板中。

根据本发明的另一个实施方案，提供了一种制造半导体器件的方法。该方法包括采用上述掺杂方法使锑扩散到半导体层中。

根据这种方法，锑从包含选自氢、氮、氧和碳的元素与锑的锑化合物层扩散。因此，锑可以在不损失基板性能(半导体性能)的情况下扩散到基板中。另外，如随后在实施例中所述一样，已经证实该方法能够以与材料溶液的锑浓度很好对应的高浓度给基板掺杂锑。另外，用于使得锑扩散进基板的热处理通过能量束照射来进行。因此该方法可以与低温工艺兼容。

如上所述，根据本发明实施方案的掺杂方法可以与非真空低温工艺兼容，还能够在不损失半导体性能的情况下高精度控制杂质掺杂浓度。另外，采用这种方法能够提供性能受到良好控制的半导体器件。

附图说明

图1A至图1E为用剖面的方式显示出第一实施方案的掺杂方法的流程图。

图2A至图2E为用剖面的方式显示出第二实施方案的用于制造半导体器件的方法的流程图。

图3A至图3E为用剖面的方式显示出第三实施方案的用于制造半导体器件的方法的流程图(I)。

图4A至图4E为用剖面的方式显示出第三实施方案的用于制造半导体器件的方法的流程图(II)。

图5为曲线图，显示出用在实施例1中的锑溶液的浓度和所得到杂质区域的载流子浓度之间的关系。

图6为曲线图，显示出在实施例2和比较例2中制造出的薄膜晶体管的Vg-Id特性。

图7A和图7B为曲线图，显示出在实施例3和比较例3和4中制造出的薄膜晶体管的Vg-Id特性。

具体实施方式

下面参照附图按照以下顺序对本发明的各实施方案进行说明。

1.第一实施方案(掺杂方法的实施例)

2.第二实施方案(包括具有补偿的栅极绝缘膜的半导体器件的制造方法的实施例)

3.第三实施方案(具有LDD结构的半导体器件的制造方法的实施例)

第一实施方案