[发明专利]栅极结构的制造方法

说明书

技术领域

本发明涉及集成电路的制造方法，尤其涉及一种具栅极结构的半导体装置的制造方法。

背景技术

随着技术节点缩小化，许多集成电路的设计亟望将一般的多晶硅栅极电极取代成金属栅极电极，以改善具降低构造尺寸的元件效能。在形成金属栅极结构的工艺中，最终的栅极结构是在最后形成，称做“后栅极”工艺，其允许降低后续工艺的数目，包括必须在形成栅极之后所实施的高温工艺。

此外，随着晶体管的尺寸降低，栅极氧化物的厚度也必须降低，以维持降低栅极长度的元件效能。为了能够降低栅极漏电流，也使用高介电常数的栅极介电层，其允许较大的物理厚度，而仍然能维持如同在较大技术结点中所使用较薄的栅极氧化层所能提供的相同有效厚度。

然而，于互补式金属-氧化物-半导体(CMOS)装置的制造中，实施此构造和工艺仍具有许多挑战。随着栅极长度和元件之间的间距降低，这些问题变得更加严重。例如，于“后高介电常数”介电层的制造过程中，在“后栅极”工艺中最终的高介电常数介电层是最后才制作，轻掺杂源极/漏极(LDD)区域的外缘可能从金属栅极电极的外缘偏移。

图1显示借由“后高介电常数”介电层工艺所制造具传统栅极结构142的半导体装置100的剖面示意图。半导体装置100可形成于基板102的有源区域104上，其邻接隔离区域106。所述半导体装置100包括形成于基板102的有源区域104中的轻掺杂源极/漏极(LDD)区域122和源极/漏极(S/D)区域124，一栅极结构142包括一界面层143、一栅极介电层144和一栅极电极146依序地形成于基板102的上方。此外，栅极间隙子132、接触蚀刻停止层134和层间介电层136可环绕此栅极结构142。

由于此“后高介电常数”介电层工艺，导致LDD区域122的外缘122e通常从栅极电极146的外缘146e偏移X。若未避免此偏移的形成，则此偏移的距离可大到足以降低元件效能。有鉴于此，业界亟需改良的上述装置和栅极的形成方法。

发明内容

为克服上述现有技术的缺陷，于一实施例中，一种栅极结构的制造方法包括：提供一硅基板；沉积并图案化一虚置氧化层和一虚置栅极电极层于基板上；形成一牺牲层环绕虚置氧化层和虚置栅极电极层；形成一含氮介电层环绕牺牲层；形成一层间介电层环绕含氮介电层；移除虚置栅极电极层；移除虚置氧化层；移除牺牲层以形成一开口于含氮介电层中；沉积一栅极介电层；以及沉积一栅极电极。

于另一实施例中，一种栅极结构的制造方法包括：提供一硅基板；沉积并图案化一虚置氧化层和一虚置栅极电极层于基板上；形成一牺牲层环绕虚置氧化层和虚置栅极电极层；形成一含氮介电层环绕牺牲层；形成一层间介电层环绕含氮介电层；移除虚置栅极电极层；同步移除虚置氧化层和牺牲层以形成一开口于含氮介电层中；沉积一栅极介电层；以及沉积一栅极电极。

本发明的栅极结构增加的尺寸足够宽以容纳“后高介电常数”工艺的栅极介电层厚度，由此可以消除如图1所示在LDD区域的外缘和栅极电极的外缘之间的偏移X，由此维持此元件的效能。

为使本发明能更明显易懂，下文特举实施例，并配合附图，作详细说明如下：

附图说明

图1显示具传统栅极结构的半导体装置的剖面示意图。

图2显示根据发明各种态样的栅极结构的制造方法的流程图。

图3A显示根据本发明实施例的具有有源区域和隔离区域的基板，并且沉积及图案化一虚置氧化层和一虚置栅极电极层于基板上的剖面示意图。

图3B显示在基板的有源区域中形成轻掺杂源极和漏极(LDD)区域，并且形成牺牲层环绕虚置氧化层和虚置栅极电极层的剖面示意图。

图3C显示使用各向异性干蚀刻工艺将虚置栅极构造的顶表面上的牺牲层的一部分移除的剖面示意图。

图3D显示形成含氮介电层环绕牺牲层，以形成栅极间隙子，使源极/漏极(S/D)区域偏移的剖面示意图。

图3E显示形成一层间介电(ILD)层以环绕含氮介电层的剖面示意图。

图3F显示从被牺牲层、栅极间隙子、接触蚀刻终止层及层间介电层所环绕的虚置栅极结构中移除虚置栅极电极的剖面示意图。

图3G显示移除虚置氧化物层和牺牲层以形成一开口于含氮介电层中的剖面示意图

图3H显示沉积一栅极介电层部分地填入开口中，以形成部分的栅极结构的剖面示意图。

其中，附图标记说明如下：

100～半导体装置；

102～基板；

104～有源区域；

106～隔离区域；