[发明专利]电压产生电路以及存储器

权利要求书

1.一种电压产生电路，包括：

比较器(G)，所述比较器(G)的正输入端连接至第一电源电压(VDD)；

第一分压电阻器(R11)，所述第一分压电阻器(R11)的第一连接端连接至所述比较器(G)的负输入端；

第二分压电阻器(R22)，所述第二分压电阻器(R22)的第一连接端接地，并且所述第二分压电阻器(R22)的第二连接端连接至所述第一分压电阻器(R11)的第一连接端；

第一PMOS晶体管(MP1)，所述第一PMOS晶体管(MP1)的栅极连接至所述比较器(G)的输出端，所述第一PMOS晶体管(MP1)的源极连接至第二电源电压；以及

第二PMOS晶体管(MP2)，所述第二PMOS晶体管(MP2)的源极连接至所述第一PMOS晶体管(MP1)的漏极，所述第二PMOS晶体管(MP2)的栅极连接至所述第二PMOS晶体管(MP2)的漏极以及所述第一分压电阻器(R11)的第二连接端。

2.根据权利要求1所述的电压产生电路，其特征在于，所述电压产生电路还包括：

第一补偿电阻器(R1)，所述第一补偿电阻器(R1)的第一连接端连接至所述第一PMOS晶体管的漏极；

第一NMOS晶体管(MN1)，所述第一NMOS晶体管(MN1)的栅极连接至所述第一补偿电阻器(R1)的第二连接端，所述第一NMOS晶体管(MN1)的源极连接至所述第一补偿电阻器(R1)的第一连接端，

补偿装置(PVT)，连接至所述第一NMOS晶体管(MN1)的栅极，用于补偿第一电源电压的变化以及温度的变化。

3.根据权利要求2所述的电压产生电路，其特征在于，所述补偿装置(PVT)包括：

第二NMOS晶体管(MN2)，所述第二NMOS晶体管(MN2)的栅极和漏极互连，所述第二NMOS晶体管(MN2)的源极接地；

第三NMOS晶体管(MN3)，所述第三NMOS晶体管(MN 3)的源极接地，第三NMOS晶体管(MN3)的栅极连接至所述第二NMOS晶体管(MN2)的栅极，所述第二NMOS晶体管(MN2)的漏极连接至所述第一NMOS晶体管(MN1)的栅极；

第二补偿电阻(R2)，所述第二补偿电阻(R2)的第一连接端连接至所述第二NMOS晶体管(MN2)的漏极，所述第二补偿电阻(R2)的第二连接端连接至第一电源电压。

4.根据权利要求2所述的电压产生电路，其特征在于，所述第二NMOS晶体管(MN2)通过增大或减小流经所述第一补偿电阻(R1)的电流来跟踪所述第一NMOS晶体管(MN1)。

5.根据权利要求2所述的电压产生电路，其特征在于，所述第一补偿电阻(R1)的温度系数为0。

6.根据权利要求3所述的电压产生电路，其特征在于，所述第二补偿电阻(R2)具有正温度系数。

7.根据权利要求1所述的电压产生电路，其特征在于，所述第二电源电压(VDDQ)是滤波后的所述第一电源电压(VDD)。

8.一种存储器，其特征在于，所述存储器包括用于为存储器产生读取电压的电压产生电路，并且所述电压产生电路包括：

比较器(G)，所述比较器(G)的正输入端连接至第一电源电压(VDD)；

第一分压电阻器(R11)，所述第一分压电阻器(R11)的第一连接端连接至所述比较器(G)的负输入端；

第二分压电阻器(R22)，所述第二分压电阻器(R22)的第一连接端接地，并且所述第二分压电阻器(R22)的第二连接端连接至所述第一分压电阻器(R11)的第一连接端；

第一PMOS晶体管(MP1)，所述第一PMOS晶体管(MP1)的栅极连接至所述比较器(G)的输出端，所述第一PMOS晶体管(MP1)的源极连接至第二电源电压；以及

第二PMOS晶体管(MP2)，所述第二PMOS晶体管(MP2)的源极连接至所述第一PMOS晶体管(MP1)的漏极，所述第二PMOS晶体管(MP2)的栅极连接至所述第二PMOS晶体管(MP2)的漏极以及所述第一分压电阻器(R11)的第二连接端。