[发明专利]电压产生电路以及存储器

说明书

技术领域

本发明涉及一种存储器领域，具体地说，涉及一种用于为存储器产生读电流的电压产生电路、以及采用了该电压产生电路的存储器。

背景技术

在存储器技术中，在读取存储器中的数据时，会用到用于读取的电压产生电路。图1示出了现有技术中采用的电压产生电路的电路图。

如图1所示，电压产生电路包括比较器、两个分压电阻(第一分压电阻器和第二分压电阻器)以及一个PMOS晶体管。其中，比较器的正输入端连接至第一电源电压VDD；第一分压电阻器的一个连接端连接至比较器的负输入端以及第二分压电阻的一个连接端，同时第二分压电阻器的另一个连接端接地；PMOS晶体管的栅极连接至比较器的输出端，PMOS晶体管的源极连接至第二电源电压VDDQ，PMOS晶体管的漏极连接至第一分压电阻器的一个连接端。其中，第二电源电压VDDQ例如是需要经过滤波的电源电压，其稳定度要求比第一电源电压VDD更高。

这样，从图1可以看出，比较器的正输入端的输入电压一般总是高于比较器的负输入端的输入电压，所以比较器的输出为正电压；这样，使得PMOS晶体管不导通，从而得到具有一定电压值的输出信号VGR。

但是在图1所示的现有技术中的电压产生电路结构中，当电压电源发生波动时，输出信号VGR将跟随VDD而产生偏移；并且该电路结构无法补偿温度和工艺所产生的退化速度。

发明内容

为了解决现有技术中存在的输出信号VGR将跟随VDD而产生偏移、以及电路结构无法补偿温度和工艺所产生的退化速度的技术问题，本发明提出了一种新的电压产生电路以及采用该电压产生电路的存储器。

根据本发明的一个方面，提供了一种电压产生电路，包括：比较器，所述比较器的正输入端连接至第一电源电压；第一分压电阻器，所述第一分压电阻器的第一连接端连接至所述比较器的负输入端；第二分压电阻器，所述第二分压电阻器的第一连接端接地，并且所述第二分压电阻器的第二连接端连接至所述第一分压电阻器的第一连接端；第一PMOS晶体管，所述第一PMOS晶体管的栅极连接至所述比较器的输出端，所述第一PMOS晶体管的源极连接至第二电源电压；以及第二PMOS晶体管，所述第二PMOS晶体管的源极连接至所述第一PMOS晶体管的漏极，所述第二PMOS晶体管的栅极连接至所述第二PMOS晶体管的漏极以及所述第一分压电阻器的第二连接端。

这样，通过在相对于输出信号与第一PMOS晶体管相对的位置上提供附加的PMOS晶体管(即第二PMOS晶体管)，可以利用第二PMOS晶体管跟随第一PMOS晶体管的工艺变化，从而消除工艺带来的不利。

在上述电压产生电路中，所述电压产生电路还包括：第一补偿电阻器，所述第一补偿电阻器的第一连接端连接至所述第一PMOS晶体管的漏极；第一NMOS晶体管，所述第一NMOS晶体管的栅极连接至所述第一补偿电阻器的第二连接端，所述第一NMOS晶体管的源极连接至所述第一补偿电阻器的第一连接端，补偿装置，连接至所述第一NMOS晶体管的栅极，用于补偿第一电源电压的变化以及温度的变化。

在上述电压产生电路中，所述补偿装置包括：第二NMOS晶体管，所述第二NMOS晶体管的栅极和漏极互连，所述第二NMOS晶体管的源极接地；第三NMOS晶体管，所述第三NMOS晶体管的源极接地，第三NMOS晶体管的栅极连接至所述第二NMOS晶体管的栅极，所述第二NMOS晶体管的漏极连接至所述第一NMOS晶体管的栅极；第二补偿电阻，所述第二补偿电阻的第一连接端连接至所述第二NMOS晶体管的漏极，所述第二补偿电阻的第二连接端连接至第一电源电压。补偿装置的这一具体结构提供了补偿装置的一种有利的具体实施方式。

在上述电压产生电路中，所述第二NMOS晶体管通过增大或减小流经所述第一补偿电阻的电流来跟踪所述第一NMOS晶体管。

在上述电压产生电路中，所述第一补偿电阻的温度系数为0，所述第二补偿电阻具有正温度系数。所述第二电源电压是滤波后的所述第一电源电压。