[发明专利]一种可任意选择除率范围的小数除法器

权利要求书

1.一种可任意选择除率范围的小数除法器，设有由多个单位除法器级联而成的∑Δ小数除法器环路，每个单位除法器为一级，其特征是：在所述∑Δ小数除法器环路的最后一级或几级上分别设有逻辑控制电路，所述∑Δ小数除法器环路的信号输出端和控制输入端与选择器连接。

2.根据权利要求1所述的可任意选择除率范围的小数除法器，其特征是：所述∑Δ小数除法器环路的最后一级单位除法器上的逻辑控制电路由第一或门和第二或门组成，所述第二或门控制信号由最后一级单位除法器和选择器上的总控制信号提供，并且其与选择器上的总控制信号连接的输入端为非门输入端，其输出信号则传递给最后第二级单位除法器，所述第一或门控制信号由选择器上的总控制信号控制和最后一级单位除法器的控制信号提供。

3.根据权利要求1所述的可任意选择除率范围的小数除法器，其特征是：所述设置∑Δ小数除法器环路的最后第二级或最后第二级以上的逻辑控制电路由第四或门和第五或门组成，所述第四或门控制信号由该逻辑控制电路所在级的单位除法器和其后一级单位除法器上的逻辑控制电路提供，并且其与后一级单位除法器上的逻辑控制电路连接的输入端为非门输入端，其输出信号则传递给其前一级单位除法器，所述第五或门控制信号则由该逻辑控制电路所在级的单位除法器的控制信号和其后一级单位除法器上的逻辑控制电路决定。