[发明专利]半导体集成电路测试装置

说明书

技术领域

本发明涉及用于测试半导体集成电路的半导体集成电路测试装置和使用此半导体集成电路测试装置的半导体集成电路测试方法，特别地，涉及具有探针卡的半导体集成电路测试装置和使用此半导体集成电路测试装置的半导体集成电路测试方法。

背景技术

近年来，移动通信IC(集成电路)和RF(射频)IC已经被高度地集成。结果，诸如PLL(锁相环)频率合成器和频率转换电路的许多功能电路已经被并入在IC中。例如，在用于移动电话的一些发送/接收IC和用于GPS(全球定位系统)的接收IC中，集成了除了诸如TCXO(温度补偿晶体振荡器)的基准振荡器之外的所有功能电路。

虽然如上所述半导体集成电路的尺寸已经年复一年地增加，但是成本竞争是剧烈的并且期望减少生产方面的成本。因此，必须更加可靠地并且快速地分选(sort)集成电路。为了尽可能地减少成本，必须在制造工艺之前的阶段，即，具有小的增加的价值的阶段，分选有缺陷的工件。

然而，在普通的RFIC制造工艺中，通过在晶圆的扩散之后执行片上DC测试来移除DC(直流)方面有缺陷的工件。然后，DC特性方面无缺陷的工件被传送到封装组装步骤，并且然后，再次进行DC检查并且最后，进行RF特性检查作为AC(交流)操作检查。如上所述，以封装的最终产品的形式进行RF电路的操作检查。即，以高成本进行RF电路的操作检查。当在此阶段RF电路被确定为有缺陷的工件时，这意味着在价格方面较差的效率以及对于减少成本的不利的措施。

为了解决此问题，要求在最小的制造成本的阶段中的晶圆状态中进行操作检查。

关于此，专利文献1(日本专利公开No.Heisei 1-194432A)公布一种集成电路芯片分选器。在集成电路芯片分选器中，微波振荡器104、功率分配器105、基准分频器106以及混频器107被安装在探针卡102上以执行分频电路的片上测量。通过输入/输出部件110、111、114、以及115将探针卡102连接至其中具有计频器的测量装置(测试器)101。探针112、113以及116被构造为被连接至要被分选的集成电路芯片(分频电路)103的电源、输入端子以及输出端子。

图1是用于描述在专利文献1中公布的集成电路芯片的操作的电路图。首先，微波振荡器104生成具有用于要被分选的电路分频器(circuit divider)的操作的功率和频率的信号。功率分配器105将信号分为两个信号。两个划分之后的信号中的一个被发送到要被分选的分频电路输入部件，由分频器进行n分频并且被输入到探针卡102上的混频器107。两个划分之后的信号中的另一个被探针卡上的基准分频器106进行n分频并且被提供给混频器。

接收到信号的输入时，混频器107输出下面的信号。当输入的信号具有相同的频率时，即，要被分选的分频器正常地操作并且与基准分频器106的输出信号频率相同的输出信号频率被获得时，混频器107的输出信号的频率变成O Hz。换言之，混频器107的输出信号的分量仅是DC分量。相反地，当输入的信号具有不同的频率时，即，要被分选的分频器没有正常地操作时，混频器107的输出信号不是DC并且IF(中间频率)频带中的信号被输出。

当通过内置在测量装置(测试器)101中的计频器测量这些输出信号的频率时，对于无缺陷的工件的测量结果是O Hz并且对于有缺陷的工件是给定的IF频率。据此，能够在片上状态下分选要被分选的分频器。换言之，预分频器电路通过使用内置于用于确定在一个固定的频率下输出频率是O Hz还是预定的IF频率的计频器中的测试器(AC测试器)，来确定工件的质量。

专利文献2(日本专利公开No.Heisei 9-288149A)公布了一种半导体集成电路频率分选器。在半导体集成电路频率分选器中，VCO(压控振荡器)、LPF(低通滤波器)、相位比较器、分频器(第二实施例)以及基准振荡器(第二实施例)被安装在探针卡上以执行分频电路的片上测量。要被测量的分频器和分选器组成锁相环电路。

图2A和图2B是用于描述在专利文献2中描述的半导体集成电路频率分选器的操作的电路图。通过使用相位比较器将从探针卡上的基准振荡器(第二实施例)输入的基准频率或者从IC测试器(第一实施例)提供的基准频率与通过由要被分选的分频器对VCO的频率进行分频获得的频率进行比较。作为该比较的结果获得的相位差信号被转换为通过LPF平滑的电压。通过转换的电压控制VCO的振荡频率的反馈回路形成并且用作锁相环。