[发明专利]与沟槽-栅极DMOS兼容的集成保护式肖特基二极管结构及方法

说明书

有关申请的交叉参照

本申请要求2009年11月23日提交的美国临时专利申请61/263,618的优先权，该申请全部引用在此作为参考。

附图说明

下文详细参照本发明的实施方式(示例性实施方式)，在附图中示出其示例。在可能的情况下，所有附图中相同的标号将指代相同或相似的部件。此外，在本文中，术语“肖特基”、“肖特基二极管”和“肖特基接点”是可以互换使用的。包括在本说明书中并且构成本说明书的一部分的附图示出了本发明的实施方式，并与具体描述一起用于解释本发明的原理。在附图中：

图1-10是用于描绘可用本发明的实施方式形成的中间结构的横截面图；

图11-15是用于描绘可用本发明的实施方式形成的中间结构的横截面图；

图16是用于描绘可根据本发明形成的结构的横截面图；

图17是可根据本发明的实施方式形成的示例性器件的掺杂水平的曲线图描绘；

图18-19是描绘根据本发明形成的各种器件的工作特性的曲线图；以及

图20是描绘了在电子系统中使用的调压器的框图，该调压器具有根据本发明的肖特基接点。

应该注意到，已简化了附图中的一些细节，附图的绘制是为了帮助理解本发明的实施方式而并非要保持严格的结构准确度、细节和比例。

具体实施方式

根据本发明的器件可以用沟槽栅极扩散金属氧化物半导体(DMOS)工艺集成到一起，这些器件使用沟槽接点，且这种沟槽接点既接触源极区域又接触P-体接触区域。也可以将这种沟槽接点称为具有凹入的体接触的源极接点。此外，各实施方式可以包括使用浅硅蚀刻除去沟槽底部不想要的重体接触注入，这可能是有用的，因为肖特基无法形成于高度掺杂的硅区域中。可以使用反掺杂(即，用具有相反导电类型的掺杂剂对具有第一导电类型的区域进行掺杂)，从而通过改变表面掺杂浓度来调节肖特基接点的势垒高度，并且改变形成于P-体和晶体管漏极区域之间的二极管的注入效率。

例如，反掺杂可以用于若干种目的，例如：形成低注入体二极管；在肖特基二极管之下产生结场效应晶体管(JFET)，同时金属氧化物半导体场效应晶体管(MOSFET)P-体充当栅极；以及对P-体进行反掺杂并且添加一个或多个调谐注入以调节正向电压和漏电流特性。

在一个实施方式中，对于N-沟道器件，调谐注入可以是P-型的，或者对于P-沟道器件，调谐注入可以是N-型的。另外，可以形成一种结构，该结构包括在肖特基二极管外围的自对准屏蔽(保护)，以减小高反向偏压条件下的泄漏。

根据本发明的实施方式的结构可以包括沟槽-栅极扩散金属氧化物半导体(DMOS)器件，该器件具有到P-体和源极的凹入的接点以及在P-体区域和漏极区域之间经反掺杂的肖特基或低注入二极管。图1-10描绘了用于形成这种器件的方法。在本实施方式中，将描绘并描述N-沟道MOS(NMOS)器件的形成过程，但是将会认识到，通过调节掩模、注入等可以形成包括P-沟道(PMOS)器件的结构或既包括PMOS又包括NMOS器件的结构。

本发明的一个实施方式涉及一种半导体器件，包括：半导体基板；形成于半导体基板内的多个晶体管，其中每个晶体管包括：具有第一侧壁、第二侧壁和底部的沟槽；包括第一体接触区域和第二体接触区域的体，第一体接触区域和第二体接触区域分别邻接着第一侧壁和第二侧壁；在沟槽底部与沟槽内的导体的界面处的肖特基二极管，其中所述体的下部是在沟槽底部与沟槽内的导体之间的界面处所形成的肖特基二极管之下。

在上述半导体器件中，在肖特基二极管之下所述体在约0.01μm到约0.4μm之间延伸。

本发明的另一个实施方式涉及一种半导体器件，包括：其中有沟槽的半导体基板，所述沟槽包括第一侧壁、第二侧壁和底部；包括体接触区域的体，所述体接触区域邻接着第一侧壁和第二侧壁，所述体接触区域包括具有第一导电性类型的第一浓度的掺杂剂；用于填充所述沟槽的至少一个导电层；在沟槽底部的基板内的补偿区域，其中所述补偿区域包括具有第一导电性类型的第二浓度的掺杂剂，并且所述第二浓度小于第一浓度；以及在沟槽底部的基板内的补偿区域还包括具有与第一导电性类型相反的第二导电性类型的一浓度的掺杂剂。

上述半导体器件还包括：在沟槽底部的基板内的补偿区域包括具有第一导电性类型的净浓度的掺杂剂。

上述半导体器件还包括：在沟槽底部的基板内的补偿区域包括具有第二导电性类型的净浓度的掺杂剂。