[发明专利]针对嵌入式存储器优化的EEPROM存储器体系架构

说明书

技术领域

本发明涉及非易失性存储器体系架构。特别地，本发明涉及一种电可擦除可编程只读存储器(EEPROM)的体系架构。

背景技术

即使不施加功率，非易失性存储器(NVM)也允许存储数据。一般将常规的电可擦除可编程存储器分类为两类：一方面为EEPROM，另一方面为闪速-EEPROM或者“闪”存。

常规EEPROM的存储单元包括浮栅晶体管和选择晶体管。该选择晶体管具有连接到字线的控制栅极端、连接到位线的第一传导端以及连接到浮栅晶体管的第一传导端的第二传导端。浮栅晶体管具有连接到控制栅极线的控制栅极端。

常规闪存的存储单元仅包括浮栅晶体管，其具有连接到字线的控制栅极和连接到位线的第一传导端。

公知的是，EEPROM存储单元适合于实现字可擦除存储器。常规上，“字”包括一组N个存储单元，这些存储单元的浮栅晶体管连接到公共控制栅极线。所述控制栅极线链接到列锁存器，该列锁存器允许将擦除电压同时施加到字的浮栅晶体管的所有控制栅极端。属于存储器的其他字的存储单元使得它们的浮栅晶体管的控制栅极端受控于其他控制栅极线和列锁存器。

同样公知的是，闪存单元适合于实现页可擦除存储器，“页”包括行的所有存储单元，因为行的存储单元的控制栅极端相互连接并接收相同的擦除电压。

所以，通常在要求字可擦除性的应用中使用EEPROM，而通常在要求高密度但字可擦除性不是必要的应用中使用闪存。例如，EEPROM通常用于存储应用数据，而闪存用于存储代码(程序数据)。

EEPROM存储器和闪存之间的另一不同在于行内数据的布置。

EEPORM存储器一般包括其中数据是以对应于存储器的逻辑体系架构的方式存储的存储单元行。例如，假设：存储器的行被设计成存储M个字W₀-W_M-1，每一字包括N个比特位B₀-B_N-1，字W₀的比特位B₀-B_N-1存储在第一列C₀，字W₁的比特位B₀-B_N-1存储在第二列C₁，等等，以及字W_M-1的比特位B₀-B_N-1存储在存储器的最后一列C_M-1。

相反，在闪存的行中，通常将属于不同字的相同等级的所有比特位存储在相邻且属于相同列的存储单元中。例如，再次假设：行被设计用于存储M个字W₀-W_M-1，并且每一字包括N个比特位B₀-B_N-1，该行的字W₀-W_M-1的相同等级0的所有比特位B₀存储在第一列C₀，字W₀-W_M-1的相同等级1的所有比特位B₁存储在第二列C₁，等等，以及字W₀-W_M-1的相同等级N-1的所有比特位B_N-1存储在存储器的最后一列C_N-1。

总之，如果包括M个N比特位的字的行的存储器是EEPROM存储器，那么其可以包括N个位线和N个存储单元的M个列，以及如果包括M个N比特位的字的行的存储器是闪存，那么其可以包括M个位线和M个存储单元的N个列。

体系架构的这种差异对位线到提供用于读取存储单元的读出放大器的连接产生影响。不论使用哪一种类型的存储器体系架构，每一读出放大器一般专用于读取具有相同等级的比特位，并且读出放大器的数量与字中比特位的数量相同。