[发明专利]多层基板及其制造方法

说明书

本申请是申请日为2005年9月16日，申请号为200510103151.0，发明名称为“多层基板及其制造方法”的发明专利申请的分案申请。

技术领域

本发明涉及多层基板及其制造方法，特别涉及具有配线图形和通孔电极的多层基板及其制造方法。

背景技术

近年来，对于高密度安装的要求日益严格。由此，作为印刷基板上搭载的各种模块用的基板，多采用多个绝缘层层叠而成的“多层基板”。

通过在构成多层基板的各绝缘层上形成配线图形等，对其进行层叠，从而进行多层基板的制造。通过贯穿绝缘层的通孔来进行不同绝缘层上形成的配线图形之间的连接(参照日本国特许第2857270号公报、特开平10-322021号公报)。

在各绝缘层上的配线图形的形成中，通常采用称为“消去法”的方法和称为“添加法”的方法的2种方法。根据“消去法”，通过对预先在绝缘层上均匀地形成的导电层进行蚀刻，形成所需的图形。一般，基于消去法的图形形成具有下述的性质，即，由于采用厚度一定的铜箔作为导电层，故容易获得厚度精度，但是，难于高精度地控制其宽度，导体的厚度越大，宽度精度越低。根据添加法，由于对打算通过干膜、抗蚀剂等描绘图形的部分进行曝光，显影，使镀层沿图形生长后，去除干膜等，最终完成所需的图形。基于添加法的图形形成具有下述的性质，即，由于通过曝光、显影后的干膜等已经确定了宽度方向的精度，故宽度方向的精度高，但是，由于厚度方向的精度取决于镀层面的偏差，故厚度的差异较大，难于高精度地对厚度进行控制。

这样，消去法和添加法各自具有优缺点，当打算重视宽度方向的精度时，选择添加法，而当打算重视厚度方向的精度时，选择消去法。另外，在图形形成中，采用这两种方法中的任意一种就够了，无需对同一个面混合地进行这两种方法。

近年来，对于在基板中不仅内置配线图形，而且还内置电感(L)和电容(C)的、所谓的嵌入化的要求看涨。对于该内置LC有下述的要求。

首先，对于在高频电路中使用的L，重要的是在控制阻抗的基础上进行图形宽度方向上的控制。即使图形的厚度薄一些，对传送特性的影响也较小。另一方面，在用于电源系统的平滑电路等的L(扼流圈)中，优选为直流电阻较低。于是，重要的是导体图形的截面积取多大。

另外，在高频电路所使用的C中，重要的是减小静电电容的偏差，具体来说，必须将静电电容的偏差抑制在不超过±5％。为了实现该效果，重要的是图形宽度方向上的控制，而即使在图形的厚度薄一些，也没有问题。另外，对于配线图形而言，重要的是在控制阻抗的基础上，还要减小图形的宽度和厚度的偏差。

在这样的条件下，比如，象功率放大器用基板那样，必须构成要求图形的宽度方向的精度的“匹配电路用L”、和要求直流电阻尽可能低(要求导体的厚度)的“电源电路用L(扼流圈)”的情况下，在选择上述任意的图形形成方法时，具有无法在多层基板的同一层内形成两个L的问题。

即，如果要对图形的宽度和厚度要求所需的精度，则由于无法在同一层内形成厚度不同的图形的结构上的限制/矛盾，故设计的自由度受到限制，难于应对小型化、高性能化的要求。

发明内容

于是，本发明的目的在于提供设计的自由度高，可任意地选择各元件所要求的最佳图形形状、偏差的多层基板及其制造方法。

本发明的多层基板的特征在于，包括：层叠的多个绝缘层；和在所述多个绝缘层各个之间形成的、未贯穿该多个绝缘层中的任意一层的配线图形，并且，所述配线图形包括具有预定厚度的第1配线图形和厚度大于第1配线图形的第2配线图形。在这里，“同一层内”指相接的绝缘层之间的边界附近，其包含第1和第2配线图形均跨过绝缘层之间的边界而存在的情况、第1和第2配线图形均与边界面的一个面接触的情况，以及第1和第2配线图形中的任意一个与边界面的一个面接触，并且另一个与边界面的另一个面接触的情况。另外，还考虑在增长层(build-up layer)上再形成增长层的情况等，由于由相同材料形成的绝缘层的层叠而难于进行绝缘层之间的边界的明确判别的情况，但是，即使在这样的情况下，由于第1和第2配线图形显然位于上下的绝缘层之间，故在此情况下，可视为在第1和第2配线图形附近存在绝缘层之间的边界。

按照本发明，例如，可以在同一层内构成作为第1配线图形而构成的高频电路用LC图形和通常的配线图形、和作为第2配线图形而构成的扼流圈用L图形等，可任意地选择各元件所要求的最佳图形形状和偏差。即，可实现设计的自由度高，适合高密度安装的高性能的多层基板。