[发明专利]硅穿孔的形成方法

说明书

技术领域

本发明涉及一种集成电路(IC)的制造，且特别涉及以化学机械研磨同时形成硅穿孔(TSV；through-silicon via)与接触插塞的工艺。

背景技术

三维(3D)晶片-对-晶片垂直堆叠技术可在单一芯片中达成多层有源IC元件(例如处理器、可编程元件、存储器元件等)的垂直堆叠以缩短平均线路长度，达到降低内连线电阻电容延迟(RC delay)与增加系统性能的目的。在单一晶片或晶片-对-晶片垂直堆叠形成3D内连线的主要挑战在于通孔的制作，此通孔提供路径使高阻抗信号从晶片的一侧跨过另一侧。TSV中通常填入导电材料而与其他TSV或接合层的导体接触形成电性连接。

目前的TSV工艺是结合传统的IC工艺形成贯穿硅基底的铜导孔。当TSV工艺在接触工艺之后进行时，需要一道额外的化学机械研磨(CMP)工艺去除多余的铜，以提供平坦的表面。化学侵蚀、光侵蚀、窄沟侵蚀(narrow trenchcorrosion)、电化侵蚀(galvanic corrosion)为化学机械研磨中可能造成铜侵蚀的各种机制。电化侵蚀又称为双金属侵蚀(bimetallic corrosion)，其产生的原因是由于形成电性或离子接触的两种不同金属，因为电化学上的不相容所造成。因此，上述额外的铜化学机械研磨浆料会对钨插塞造成电化侵蚀。

发明内容

为克服上述现有技术的缺陷，在一实施例中，本发明的硅穿孔的形成方法包括：提供一半导体基底，其具有第一区与第二区；形成一介电层于半导体基底上，其中介电层于第一区具有一第一开口；形成一第一导电层于介电层上且填入第一开口；形成一第二开口于第二区且延伸穿过第一导电层、介电层、及部分的半导体基底，其中第二开口具有侧壁与底部；形成一保护层于第一导电层上且顺应性覆盖第二开口的侧壁与底部；形成一第二导电层于保护层上且填入第二开口；以及去除位于该第一、第二开口以外的第二导电层、保护层、及第一导电层，其中残留于第二开口内的第二导电层形成一硅穿孔结构。

在另一实施例中，本发明的硅穿孔的形成方法包括：提供一半导体基底，其具有第一区与第二区；形成一介电层于半导体基底上；形成一第一开口于第一区的介电层中；形成一第二开口于第二区且延伸穿过介电层及部分的半导体基底；形成一导电层于介电层上且填入第一、第二开口；以及去除位于第一、第二开口以外的导电层以露出介电层，其中残留于第二开口内的导电层形成一硅穿孔结构。

本发明的硅穿孔的形成方法同时进行接触插塞与TSV的填充工艺与化学机械研磨。除了具有以单一步骤进行化学机械研磨的优点的外，以单一步骤进行金属填充工艺可进一步降低工艺成本。

为让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举出优选实施例，并配合附图，作详细说明如下：

附图说明

图1～图5为半导体装置的部分剖面图，用以说明一实施例中各阶段的集成电路工艺。

图6～图9为半导体装置的部分剖面图，用以说明另一实施例中各阶段的集成电路工艺。

其中，附图标记说明如下：

10～半导体基底12～层间介电层

14～接触开口16～第一导电层

18、28～TSV开口20～保护层

22、32～阻挡层24～第二导电层

26、36～TSV结构30～第三导电层

100、300～晶片200～IC元件

具体实施方式

本发明提供同时对多个金属结构进行化学机械研磨的实施例。金属结构的实施例可用于形成接触插塞、硅穿孔(TSV)、或其他结构。在本说明书中，“硅穿孔(TSV)”一词代表一填有导电材料的开口，且该开口至少贯穿部分的半导体基材或含硅基材。在实施例中使用铜的金属化工艺来形成TSV。在本说明书中，“铜”一词涵盖铜元素与大体上表现出铜电性的铜基合金(copper-based alloy)。

以下将配合附图详述本发明的实施例，其中同样或类似的元件将尽可能以相同的元件符号表示。在附图中可能夸大实施例的形状与厚度以便清楚表现出相关的特征。在下文中将特别描述构成本揭示装置的元件或与之直接相关的元件。应特别注意的是，未特别显示或描述的元件可以本领域技术人员所熟知的各种形式存在。此外，当某一层是被描述为在另一层(或基底)“上”时，其可代表该层与另一层(或基底)为直接接触，或两者之间另有其它层存在。