[发明专利]半导体装置及其制造方法

说明书

技术领域

本发明涉及一种半导体装置，且特别涉及一种具有相变化存储器的半导体装置。

背景技术

集成电路借由工艺方法在半导体基底上形成一个或是多个元件。随着工艺和材料的改进，半导体元件的尺寸持续的缩小。然而，半导体元件尺寸的缩小会遇到许多需克服的问题。

一般来说，使用在存储装置的相变化材料包括两种相(或是状态)：非晶质相及结晶相。非晶质相材料的阻值一般比结晶相材料较高。该相变化材料所呈现出的相可借由一刺激(例如电性刺激)加以选择性改变。其中上述的电性刺激方法可例如为经由一与相变化材料接触的电极或加热元件，施加定量的电流于该相变化材料。

由于相变化存储器装置具有高的效能、持续性、以及可扩展性，因此其是一非常具有前途的次世代非挥发性存储器技术。然而，相变化存储器装置发展的阻碍之一即其加热元件的能量流失-使得相变化存储器装置的效能降低。因此，目前业界需要一种新颖的相变化存储器装置及其制造方法，来改善热隔绝能力及避免能量流失。

发明内容

为克服上述现有技术的缺陷，本发明的一实施例提供一种半导体装置。该半导体装置包含：一底电极接触形成于一基底之上；一介电层形成于该底电极接触之上；一加热元件形成于该介电层中，其中该加热元件配置于二个气隙之间，且该气隙将该加热元件与该介电层分隔；以及，一相变化元件形成于该加热元件之上，其中该相变化元件包含一实质上非晶质背材及一有源区，该有源区能在非晶质及结晶相间进行相变化。

本发明的另一实施例也提供一种半导体装置。该半导体装置包含一基底；一底电极接触形成于该基底之上；一氧化硅层形成于该底电极接触之上；一氮化硅层形成于该氧化硅层之上；一加热元件形成于该氧化硅层及该氮化硅层之中；二个气隙配置于该氧化硅中，其中该气隙将该加热元件与该氧化硅层及氮化硅层分隔，且所述二个气隙的每一个的高度大体上等于该加热元件的高度；一相变化元件形成于该加热元件之上，其中该相变化元件包含一实质上非晶质背材及一有源区，该有源区能在非晶质及结晶相间进行相变化；以及，一传导元件形成于该相变化元件之上。

本发明的又一实施例提供一种半导体装置的制造方法，该方法包括：提供一具有一介电层形成于其上的基底；形成一加热元件于该介电层之中；形成一气隙用以将该加热元件的一侧与该介电层相隔；以及，形成一相变化元件于该加热元件之上，其中该相变化元件包含一实质上非晶质背材及一有源区，该有源区能在非晶质及结晶相间进行相变化。

本发明所揭示的实施例及其他的实施例，具有一些不同的优点。本发明所揭示的相变化存储器装置及其制造方法提供一种具有非晶质背材的相变化元件，用来改善该相变化元件的隔热性质。此外，可有效降低用以使该有源区进行相变化形成非晶质态的重置电流。自从相变化存储器的单元尺寸受到重置电流的限制，因此本发明所述的该相变化存储器装置非常适合作为次世代非挥发存储装置。

为让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举出优选实施例，并配合附图，作详细说明如下：

附图说明

图1显示本发明一实施例所述的半导体装置的结构方框图。

图2显示本发明一实施例所述的存储器单元的电路图。

图3显示本发明图2所述的存储器单元的工艺流程图。

图4A-图4L为一系列剖面图，用以说明图3所述制造该方法的各个步骤。

图5为本发明另一实施例所述存储器单元的剖面图，该存储器单元的电路图如图2所示。

其中，附图标记说明如下：

100～集成电路；

102～存储单元阵列；

104～阵列逻辑电路；

106～界面电路；

108～控制电路；

200～存储器单元；

202～位线；

204～存储器装置；

206～字线；

300～半导体装置的制造方法；

302～提供一具有一介电层的基底；

304～形成一加热元件于该介电层；

306～形成一气隙用以将该加热元件的一侧与该介电层相隔；

308～形成一相变化元件于该加热元件之上；

310～形成一传导元件于该相变化元件之上；

400～存储器装置；

402～基底；

404～底电极接触；

406～第一氧化层；

408～氮化层；

410～第二氧化层；