[发明专利]存储器电路以及具有该存储器电路的电压检测电路

权利要求书

1.一种进行非易失性存储器元件中的数据的读出及写入的存储器电路，其特征在于，

该存储器电路具有：

第一开关，其设置在第1信号的节点与第2信号的节点之间；

第二导电型的第一MOS晶体管，其在针对所述非易失性存储器元件进行所述数据的加载时及写入时被控制为截止，在读出时被控制为导通，该第一MOS晶体管的源极与第二电源端子连接，漏极与所述第2信号的节点连接；

第二导电型的第二MOS晶体管，其响应于第一电源电压的输入而导通，响应于第二电源电压的输入而截止，该第二MOS晶体管的栅极与所述第2信号的节点连接，源极与第二电源端子连接，漏极与反相器的输入端子连接；

第二导电型的第三MOS晶体管，其在加载时及写入时被控制为截止，在读出时被控制为导通，该第三MOS晶体管的源极经由电流源与第二电源端子连接，漏极与所述反相器的输入端子连接；

第一导电型的所述非易失性存储器元件，该非易失性存储器元件的源极与第一电源端子连接；

第一导电型的第四MOS晶体管，该第四MOS晶体管的源极与第一电源端子连接；

第一导电型的第五MOS晶体管，该第五MOS晶体管的源极与所述非易失性存储器元件以及所述第四MOS晶体管的漏极连接，漏极与所述反相器的输入端子连接；

所述反相器；

第一控制电路，其控制所述第四MOS晶体管，以使所述第四MOS晶体管在加载时导通，在写入时及读出时截止；以及

第二控制电路，其控制所述第五MOS晶体管，以使所述第五MOS晶体管在加载时响应于第一电源电压的输入而截止、响应于第二电源电压的输入而导通，且使所述第五MOS晶体管在写入时及读出时导通。

2.根据权利要求1所述的存储器电路，其特征在于，

该存储器电路还具有第二开关，该第二开关设置在所述第2信号的节点与所述反相器的输出端子之间。

3.根据权利要求2所述的存储器电路，其特征在于，

该存储器电路还具有设置在所述反相器的输出端子处的锁存器。

4.一种电压检测电路，其特征在于，

该电压检测电路具有：

基准电压生成电路，其生成基准电压；

分压电路，其根据分压比对电源电压进行分压，输出分压电压；

比较器，其对所述基准电压与所述分压电压进行比较；以及

计数器，其具有串联连接的多个权利要求3所述的存储器电路，保持用于设定所述分压比的设定数据。

5.根据权利要求4所述的电压检测电路，其特征在于，

所述计数器作为移位寄存器工作，在所述多个存储器电路中的最终级的存储器电路的输出端子处具有迟延电路，当从开始设定最后的信号起经过了所述迟延电路的预定时间时，完成全部信号的设定，并且禁止进一步的信号设定。

6.根据权利要求4所述的电压检测电路，其特征在于，

该电压检测电路还具有：

时钟生成电路，从电压检测电路的输出端子依次向该时钟生成电路施加脉冲，该时钟生成电路根据所述脉冲生成时钟信号；以及

数据生成电路，其根据所述脉冲生成数据信号，

所述计数器保持基于所述时钟信号以及所述数据信号的设定数据。

7.根据权利要求5所述的电压检测电路，其特征在于，

该电压检测电路还具有：

时钟生成电路，从电压检测电路的输出端子依次向该时钟生成电路施加脉冲，该时钟生成电路根据所述脉冲生成时钟信号；以及

数据生成电路，其根据所述脉冲生成数据信号，

所述计数器保持基于所述时钟信号以及所述数据信号的设定数据。