[发明专利]倍频系统及实现倍频的方法

权利要求书

1.一种倍频系统，用于对一输入时钟进行处理后输出一N倍频的单相时钟，其中N大于等于2，其特征在于：所述倍频系统包括一接收所述输入时钟的分频器、一与所述分频器相连的插值器、一与所述插值器相连的相位均衡器及一与所述相位均衡器相连的组合逻辑电路，所述分频器输出两相频率为所述输入时钟一半频率的正交时钟至所述插值器，所述插值器输出2N相时钟至所述相位均衡器，所述相位均衡器对所述2N相时钟之间的相位差进行均匀化，所述组合逻辑电路将均匀化后的2N相时钟合成为N倍频的单相时钟。

2.如权利要求1所述的倍频系统，其特征在于：所述倍频系统还包括一与所述分频器相连的时钟信号输入端及一与所述组合逻辑电路相连的时钟信号输出端，所述输入时钟由所述时钟信号输入端输入，所述时钟信号输出端输出所述N倍频的单相时钟。

3.如权利要求1所述的倍频系统，其特征在于：所述分频器输出的两相正交时钟为0度与90度相位的时钟。

4.如权利要求1所述的倍频系统，其特征在于：所述插值器输出的2N相时钟分别为0度、∏/2N度、2∏/2N度、3∏/2N度至(2N-1)∏/2N相位的时钟。

5.如权利要求1所述的倍频系统，其特征在于：所述组合逻辑电路采用对称的逻辑电路结构，将2N相时钟转换合成为N倍频的单相时钟。

6.一种实现倍频的方法，其包括以下步骤：

一分频器接收一输入时钟，并输出两相频率为所述输入时钟一半频率的正交时钟至一插值器；

所述插值器输出2N相时钟至一相位均衡器，其中N大于等于2；

所述相位均衡器对所述2N相时钟之间的相位差进行均匀化后输出至一组合逻辑电路；及

所述组合逻辑电路将所述相位均衡器输出的2N相时钟合成为N倍频的单相时钟。

7.如权利要求6所述的实现倍频的方法，其特征在于：所述分频器输出的两相正交时钟为0度与90度相位的时钟。

8.如权利要求6所述的实现倍频的方法，其特征在于：所述插值器输出的2N相时钟分别为0度、∏/2N度、2∏/2N度、3∏/2N度至(2N-1)∏/2N相位的时钟。

9.如权利要求6所述的实现倍频的方法，其特征在于：所述组合逻辑电路采用对称的逻辑电路结构，将2N相时钟转换合成为N倍频的单相时钟。