[发明专利]碳化硅半导体结构、器件及其制作方法

说明书

技术领域

本公开涉及碳化硅MOS半导体结构和器件(例如场效应晶体管等)及其制作方法。

背景技术

碳化硅(SiC)反型模式(inversion mode)MOSFET具有因过度电子俘获(SiC/SiO₂界面陷阱引起的)和表面散射导致的非常低的沟道迁移率。代替达到250cm²/v-sec的期望值，在常规SiC反型模式MOSFET中仅典型地达到15至20cm²/v-sec。

选择其中大部分导通是表面下的埋沟FET结构可以缓解低迁移率问题。然而，这样的器件通常在室温具有1和3伏特之间的低阈值电压，其不够高而不能提供期望的抗扰度和“硬”截止状态，特别在更高的温度下是这样。

为了努力提供增加的阈值电压，许多研究已经集中在更高的功函数栅极材料上。例如许多埋沟器件利用重掺杂p+多晶硅栅电极。但该材料，即使他具有比钼或n+多晶硅更高的功函数，仅提供大约0.4伏特的阈值增加。此外，尽管期望使用例如p+SiC或甚至p型金刚石膜作为电极材料来分别增加阈值大约1.4伏特和3伏特，尚未证明这两个复合材料可以适当地制造成在薄SiO₂栅极电介质上用作栅电极。

从而，对于功率开关应用仍然需要具有足够高阈值电压的常截止(normally-off)埋沟(buried channel)SiC MOSFET。如果这样的器件可以实际并且简单地制造则这样的器件的优势可以进一步增加。

发明内容

提供碳化硅半导体FET结构。该结构包括具有第一导电类型的漂移层、覆盖在该漂移层的至少一部分上面的具有第二导电类型的离子注入基底或屏蔽结构、在该基底或屏蔽结构内的第一导电类型的离子注入沟道和覆盖在该基底或屏蔽结构的至少一部分上面的第二导电类型的离子注入表面层。

还提供包括半导体结构的碳化硅半导体器件，该半导体结构具有具有第一导电类型的漂移层、该第一导电类型内具有第二导电类型的离子注入基底或屏蔽结构、在该基底或屏蔽结构内的第一导电类型的离子注入沟道和覆盖在该基底或屏蔽结构的至少一部分上面的第二导电类型的离子注入表面层。该器件进一步包括位于所述离子注入表面层的一部分上的电介质然后是栅极导体以及至少与所述离子注入沟道接触的源区以及漏区。

还提供制作半导体结构的方法。该方法包括提供具有第一导电类型的漂移层和离子注入具有第二导电类型的基底或屏蔽层，离子注入在该基底或屏蔽层内具有第一导电类型的沟道，以及离子注入覆盖在该基底或屏蔽结构的至少一部分上面并且具有第二导电类型的表面层。

附图说明

当下列详细说明参照附图阅读时本发明的这些和其他特征、方面和优势将变得更好理解，其中在整个附图中相似的符号代表相似的部件，其中

图1是根据一个实施例的半导体结构的剖视图；

图2A是常规半导体器件的部分剖视图；

图2B是根据一个实施例的半导体器件的部分剖视图；

图3A是常规半导体器件的掺杂剂浓度的对数与离表面的距离的关系的图形描绘；

图3B是常规埋沟半导体器件的掺杂剂浓度的对数与离表面的距离的关系的图形描绘；

图3C是根据一个实施例的半导体器件的掺杂剂浓度的对数与离表面的距离的关系的图形描绘；以及

图4是根据本发明的一个实施例的MOSFET器件的计算的转移特性的图形描绘。

具体实施方式

除非另外限定，本文使用的技术和科学术语具有与本发明所属领域内的技术人员所通常理解的相同的含义。术语“第一”、“第二”等如本文使用的不指示任何顺序、数量或重要性，相反用于将元件彼此区别开来。同样，术语“一”不指示数量的限制，相反指示引用项中的至少一个的存在，并且术语“前面”、“后面”、“底部”和/或“顶部”除非另外指明否则仅用于方便说明，并且不限于任一个位置或空间取向。如果公开范围，针对相同成分或性质的所有范围的端点是包括的并且是独立可组合的(例如，“多达大约25wt.％，或，更具体地，大约5wt.％到大约20wt.％”的范围是包括端点和“大约5wt.％到大约25wt.％”的范围的所有中间值的，等等)。连同数量使用的修饰语“大约”是包括所述值的并且具有由上下文指定的含义(例如，包括与特定数量的测量关联的误差度)。