[发明专利]半导体器件及其制造方法

说明书

技术领域

本发明涉及半导体制造领域，特别涉及半导体器件及其制造方法。

背景技术

漏极延伸型金属氧化物半导体(DEMOS)通常用于制作功率半导体产品，以用于大功率切换应用，在液晶面板驱动、电源管理等领域有广泛的应用。

专利申请号为200880008643.3的中国专利申请中提供了一种所述漏极延伸型金属氧化物半导体(DEMOS)的形成方法，具体如下：

如图1所示，提供衬底01，所述衬底01可以是单晶硅或硅锗，也可以是绝缘体上硅(SOI)，或者还可以是其它的材料，例如砷化镓等III-V族化合物半导体。

其中，所述衬底01内形成有N型阱和沟道区(未标示)。所述衬底01中还形成有隔离结构02。

继续参考图1，所述衬底01上还形成有栅极结构，所述栅极结构包括有栅介质层03，及位于所述栅介质层03上的栅电极层04。

如图2所示，以所述栅极结构为掩膜，对所述衬底01进行离子注入，以形成漏轻掺杂区11。所述漏轻掺杂区11位于所述栅极结构和隔离结构02之间。

如图3所示，在所述栅极结构两侧形成侧墙05。如图4所示，在漏轻掺杂区11上的衬底01表面形成光刻胶层图形06，所述光刻胶层图形06覆盖部分衬底01表面，暴露出位于侧墙05两侧待形成漏重掺杂区12和源重掺杂区21的衬底01表面；以光刻胶层图形06作为掩膜，对所述衬底01进行离子注入，形成位于侧墙05两侧的漏重掺杂区12和源重掺杂区21，所述漏重掺杂区12位于漏轻掺杂区11内。所述DEMOS器件的漏极和源极分别由所述漏重掺杂区12和源重掺杂区21引出。所述漏重掺杂区12距离靠近其一侧侧墙05的距离为S。

如图4，在实际工艺中，上述光刻胶图形06难以精确对准，且对于不同次光刻的DEMOS器件，光刻胶图形06的对准水平具有差异，导致所述距离S的不同。所述距离S的变化，将导致不同DEMOS器件正常工作时，漏极和源极之间的电阻(即源漏导通电阻)不同，这样不同次光刻的不同器件性能不一致。例如，若距离S增加，将导致导通电阻增大，进而使得DEMOS器件驱动电流减小；相反，若距离S减小，将使得导通电阻减小，进而使DEMOS器件的驱动电流增大。

同时，现有技术中，不能在上述漏轻掺杂区11的离子注入后，引入退火比如炉管高温推进，使所述注入离子由热扩散而重新分布。这主要是因为所述炉管高温推进将会影响到在其之前进行的其他离子注入。举例来说，如若所述同一衬底上，除了DEMOS大功率器件，还包括有其他的低压器件，而所述低压器件的阈值电压调节一般在DEMOS器件的栅极形成之前进行，且所述阈值电压一般为较固定值。如果在DEMOS器件的栅极形成之后，对漏轻掺杂区11的离子注入进行炉管高温推进，将直接影响到低压器件区的阈值电压调节所注入离子的分布，进而影响低压器件区的阈值电压大小。

发明内容

本发明解决的问题是提供半导体器件及其制造方法，使半导体器件中的漏源极导通电阻值和驱动电流保持稳定，提高半导体器件制造工艺的稳定性。

为解决上述问题，本发明提供一种半导体器件的制造方法，包括：

提供衬底，所述衬底包括垂直延伸MOS晶体管区，所述衬底具有第一导电类型；

在垂直延伸MOS晶体管区的衬底内形成漏轻掺杂区；

在所述衬底上形成栅极结构，所述栅极结构的一侧覆盖部分的漏轻掺杂区；

以所述栅极结构为掩膜，对漏轻掺杂区和衬底进行第二导电类型离子注入，形成漏重掺杂区和源重掺杂区。

可选的，所述栅极结构包括栅介质层、位于所述栅介质层上的栅电极层及位于所述栅电极层和栅介质层两侧的侧墙。

可选的，所述漏轻掺杂区的形成方法包括：在所述衬底上形成光刻胶图形，所述光刻胶图形与漏轻掺杂区位置对应；以所述光刻胶图形为掩膜，对所述衬底进行离子注入，形成漏轻掺杂区；对所述漏轻掺杂区进行退火。

可选的，所述退火为炉管高温推进。

可选的，所述炉管高温推进的温度为800℃～1200℃，推进时间为50min～100min。

可选的，所述衬底还包括其他类型器件，在对所述漏轻掺杂区退火之后，还包括在其他类型器件区域进行调节阈值电压的离子注入工艺。

本发明还提供一种半导体器件，包括：衬底；位于所述衬底上的栅极结构；位于所述栅极结构一侧衬底内的源掺杂区、及位于所述栅极结构另一侧衬底内的漏轻掺杂区及漏重掺杂区；其中，所述漏重掺杂区位于所述漏轻掺杂区内，所述栅极结构的一侧覆盖部分的漏轻掺杂区。