[发明专利]半导体器件和围绕管芯周边形成坝材料以减小翘曲的方法

说明书

技术领域

本发明总体上涉及半导体器件，并且更具体地说涉及半导体器件和围绕半导体管芯周边形成坝(dam)材料以减小翘曲(warpage)的方法。 

背景技术

在现代电子产品中通常会发现有半导体器件。半导体器件在电部件的数量和密度上有变化。分立的半导体器件一般包括一种电部件，例如发光二极管(LED)、小信号晶体管、电阻器、电容器、电感器、以及功率金属氧化物半导体场效应晶体管(MOSFET)。集成半导体器件通常包括数百到数百万的电部件。集成半导体器件的实例包括微控制器、微处理器、电荷耦合器件(CCD)、太阳能电池、以及数字微镜器件(DMD)。 

半导体器件执行多种功能，例如高速计算、发射和接收电磁信号、控制电子器件、将日光转换成电、以及为电视显示器生成可视投影。在娱乐、通信、功率转换、网络、计算机、以及消费品领域中有半导体器件的存在。在军事应用、航空、汽车、工业控制器、以及办公设备中也有半导体器件的存在。 

半导体器件利用半导体材料的电特性。半导体材料的原子结构允许通过施加电场或基极电流(base current)或者通过掺杂工艺来操纵(manipulated)它的导电性。掺杂把杂质引入半导体材料中以操纵和控制半导体器件的导电性。 

半导体器件包括有源和无源电结构。有源结构(包括双极和场效应晶体管)控制电流的流动。通过改变掺杂水平并且施加电场或基极电流，晶体管促进或限制电流的流动。无源结构(包括电阻器、电容器、和电感器)产生执行多种电功能所必需的电压和电流之间的关系。无源和有源结构被电连接以形成电路，所述电路能够使半导体器件执行高速计算和其它有用的功能。 

通常利用两个复杂的制造工艺来制造半导体器件，即前端制造和后端制造，每个可能包括数百个步骤。前端制造包括在半导体晶片的 表面上形成多个管芯。每个管芯通常相同并且包括通过电连接有源和无源部件形成的电路。后端制造包括从已完成的晶片单体化(singulating)单个管芯并且封装管芯以提供结构支撑和环境隔离。 

半导体制造的一个目标是制造更小的半导体器件。更小的半导体器件通常消耗更少功率、具有更高的性能、并且能够被更有效地制造。另外，更小的半导体器件具有更小的占地面积(footprint)，其对于更小的最终产品而言是期望的。通过改善导致产生具有更小、更高密度的有源和无源部件的管芯的前端工艺可以实现更小的管芯尺寸。通过改善电互连和封装材料，后端工艺可以产生具有更小占地面积的半导体器件封装。 

可以利用导电直通硅通路(TSV)、直通孔通路(THV)、或镀铜导电柱实现包含堆叠于多级之上的半导体器件的扇出型晶片级芯片规模封装(FO-WLCSP)中的电互连。利用激光钻孔或深反应离子刻蚀(DRIE)在管芯周围的硅或有机材料中形成通路。例如使用电镀工艺通过铜沉积，利用导电材料来填充所述通路，以形成导电TSV和THV。所述TSV和THV进一步通过跨越每个半导体管芯形成的内建互连结构连接。在堆叠半导体管芯上沉积密封剂。 

FO-WLCSP的普通的故障问题是翘曲。当半导体管芯被安装到临时载体进行密封时，密封剂和临时载体的热膨胀系数(CTE)之间的失配引起可能导致翘曲的应力。另外，在形成FO-WLCSP后，密封剂和内建互连结构的CTE之间的失配引起可能导致翘曲的应力(例如在温度循环或极端温度测试期间)。由于翘曲引起的器件故障应当被避免或至少被最小化，尤其是在制造工艺的最后阶段(这时缺陷的代价很高)。 

发明内容

在制造工艺期间存在对减小FO-WLCSP中的翘曲的需要。因此，在一个实施例中，本发明是包括以下步骤的制造半导体器件的方法：提供具有用于第一半导体管芯的指定区域的临时载体，在用于第一半导体管芯的指定区域周围的临时载体上沉积坝材料，安装第一半导体管芯并且它的有源表面面向临时载体上的指定区域，以及在第一半导体管芯和临时载体上沉积密封剂。选择所述坝材料为具有与密封剂的CTE相对应的CTE。所述方法进一步包括以下步骤：除去临时载体以暴露密封剂的第一侧和第一半导体管芯的有源表面，以及在密封剂的第一侧上形成第一互连结构。 

在另一个实施例中，本发明是包括以下步骤的制造半导体器件的方法：提供具有用于第一半导体部件的指定区域的载体，在用于第一半导体部件的指定区域周围的载体上沉积坝材料，安装第一半导体部件到载体上的指定区域，在第一半导体部件和临时载体上沉积密封剂，除去所述载体，以及在密封剂上形成第一互连结构。