[发明专利]集成电路装置及封装组件

说明书

技术领域

本发明涉及集成电路制作，尤其涉及集成电路装置内所应用的凸块结构(bump structure)。

背景技术

当今的集成电路由如晶体管或电容的数百万个装置所形成。这些装置之间起初为相分隔的，然而之后将相互地经过内部连结而形成功能性电路。内连结构通常包括如金属导线(连接线)的横向内连情形与如介层物(via)与接触物(contact)等的垂直内连情形。这些内连情形逐渐地决定了当今集成电路的表现与密度的极限。于内连结构的顶部上，形成有焊垫(bond pad)并露出各芯片的表面。可通过焊垫以形成连结芯片与基板或另一芯片的电性连接情形。焊垫可用于打线接合(wire bonding)或倒装芯片接合(flip-chip bonding)等接合情形。

倒装芯片封装技术利用了凸块(bump)以建立介于一芯片的输出/输入焊垫(I/O pads)与基板或封装物的导线架之间的电性连接关系。结构上而言，凸块实际上包括了凸块其本身与位于凸块与输出/输入焊垫之间的所谓的凸块底金属层(under bump metallurgy，UBM)。凸块底金属层通常包括一粘着层、一阻障层与一湿润层，并按照上述顺序而设置于输出/输入焊垫之上。基于凸块其本身的使用材料，则可细分为焊锡凸块(solder bumps)、金凸块(goldbumps)、铜柱凸块(copper pillar bump)以及采用混合材料的凸块。近年来已发展出了铜柱凸块技术。于取代锡球凸块的使用情形中，电子元件借由一铜柱凸块而连结于一基板，如此可于最小的凸块桥接可能情形下以达成了更细的间距，进而降低了电路的负载电容(capacitance load)，并使得电子元件可于更高频率下操作。

铜柱凸块倒装芯片组件(Cu pillar bump flip-chip assembly)具有下述优点：(1)较佳热/电性表现、(2)高电流承载能力、(3)对于电致变迁的较佳阻抗能力，因而具有较长的凸块寿命、(4)可最小化模塑孔洞(molding voids)，即于铜柱凸块之间可形成有较为一致的空隙。此外，借由使用铜柱而达成焊锡分布的控制便可应用较为便宜的基板与消除无铅泪珠设计。然而，铜于制造过程中具有氧化的倾向。经氧化的铜柱将导致了电子构件与基板之间的不良附着情形。如此的不良附着情形可基于高漏电流情形而导致了严重的可靠性问题。经氧化的铜柱也可导致了沿着底胶与铜柱间介面的底胶破裂情形。这些破裂可能迁移至下方的低介电常数介电层或至用于连结铜柱与基板间的凸块处。因此，便需要一侧壁保护层以避免铜的氧化，但是用于制造铜柱侧壁物的公知方法受到高制造成本与介面剥落等问题的困扰。目前，采用浸润式锡工艺以于铜柱侧壁上形成一锡层，然而上述技术仍存在有关于制造成本、锡与底胶间的附着情形等问题，以及于侧壁上的焊锡的湿润问题，上述问题为新世代芯片中用于精密间距封装技术的一大挑战。

发明内容

有鉴于此，本发明提供了一种集成电路装置及封装组件，以解决上述问题。

依据一实施例，本发明提供了一种集成电路装置，包括：

一半导体基板；一第一凸块底金属层，形成于该半导体基板之上；一第二凸块底金属层，形成于该第一凸块底金属层之上，具有一侧面；一导电柱，形成于该第二凸块底金属层之上，具有一侧面与一顶面；以及一保护结构，形成于该导电柱的该侧面与该第二凸块底金属层的该侧面之上；其中该保护结构由一非金属材料所形成，而该导电柱由一含铜层所形成。

依据另一实施例，本发明提供了一种集成电路装置，包括：

一半导体基板；一凸块结构，形成于该半导体基板之上；以及一非金属的保护结构，覆盖至少该凸块结构的侧壁的一部；其中该凸块结构包括形成于该半导体基板之上的一凸块底金属层以及形成于该凸块底金属层之上的一铜柱。

依据又一实施例，本发明提供了一种封装组件，包括：

一第一基板；一凸块结构，形成于该第一基板之上，其中该凸块结构包括形成于该第一基板之上的一凸块底金属层以及形成于该凸块底金属层之上的一铜柱；一非金属的保护结构，覆盖至少该凸块结构的侧壁的一部；一第二基板；以及一接合焊锡层，形成于该第二基板与该凸块结构之间。

本发明可调整基板的应力，并避免了于回焊工艺中沿着凸块底金属层的周围的铜柱的焊锡湿润情形。因此其适用于精细间距凸块技术。

为让本发明的上述目的、特征及优点能更明显易懂，下文特举一优选实施例，并配合所附的附图，作详细说明如下：

附图说明

图1A-图1F为一系列剖面图，显示了依据本发明一实施例的铜柱凸块工艺中的不同阶段内的一半导体装置的一部；