[发明专利]半导体器件及其制造方法

说明书

技术领域

本发明涉及一种半导体器件及其制造方法。

背景技术

半导体集成电路中尤以使用MOS(Metal Oxide Semiconductor；金属氧化物半导体)晶体管的集成电路已朝高集成化迈进。随着此高集成化，集成电路中所使用的MOS晶体管，其微细化也进展至纳米(nano)领域。当MOS晶体管的微细化进展时，泄漏(leak)电流的抑制会变得困难，而会有为了确保所需电流量的要求，无法将电路的占有面积缩小的问题。为了解决此种问题，提出一种将源极、栅极、漏极相对于衬底呈垂直方向配置，由栅极包围柱状半导体层的构造的环绕式栅极晶体管(Surrounding-Gate Transistor，SGT)(例如专利文献1)。

[专利文献1]日本特开平2-71556号公报。

发明内容

(发明所欲解决的问题)

在SGT中，在柱状半导体层的侧面区域形成沟道区域以包围柱状半导体层。因此，可在较小占有面积内实现较大栅极宽度。为了使具有此种构造的SGT动作，需使较大导通(on)电流流通于较小占有面积。然而，当源极、漏极的电阻较高时，由于难以对源极、漏极施加与所希望电流对应的电压，因此无法流通所希望的电流。因此，需有包含供源极、漏极的低电阻化用的设计的SGT的制造方法。此外，由于使较大导通电流流通于较小占有面积内，因此也需接触窗(contact)的低电阻化。

在SGT中，为了抑制随着微细化所产生的泄漏(leak)电流的增大，需将柱状半导体层的直径缩小。

当将柱状半导体层的直径缩小时，柱状半导体层的直径即较形成于柱状半导体层的上部的接触窗层变小。此时，在形成柱状半导体层上的接触窗层的步骤中，当通过蚀刻形成接触窗孔时施加过蚀刻(over etch)时，柱状半导体层上的接触窗层与形成于柱状半导体层周围的栅极电极的短路即易于发生。

本发明的目的提供一种用以抑制柱状半导体层上的接触窗层与形成于柱状半导体层周围的栅极电极的短路，而且获得稳定的低电阻的接触窗电阻的接触窗层的构造与制造方法。

(解决问题的手段)

为了实现所述目的，本发明的第1实施例的半导体器件的制造方法的特征为包含：准备构造体的步骤，该构造体具备：衬底；平面状半导体层，形成于该衬底上方；及柱状半导体层，形成于该平面状半导体层上；第1源极或漏极区域形成步骤，在所述柱状半导体层的下部与所述平面状半导体层形成第1源极或漏极区域；栅极绝缘膜形成步骤，在所述柱状半导体层周围形成栅极绝缘膜；栅极电极形成步骤，在该栅极绝缘膜上形成栅极电极以包围该柱状半导体层；第2漏极或源极区域形成步骤，在所述柱状半导体层的上部形成第2漏极或源极区域；接触窗阻挡(stopper)膜形成步骤，在该第2漏极或源极区域形成步骤的结果物上形成接触窗阻挡膜；接触窗层间膜形成步骤，在该接触窗阻挡膜上形成接触窗层间膜以埋入该接触窗阻挡膜形成步骤的结果物；及接触窗层形成步骤，在所述第2漏极或源极区域上形成第1接触窗层；所述接触窗层形成步骤包含：第1图案(pattern)形成步骤，在所述接触窗层间膜上形成与所述第1接触窗层的形成预定区域对应的第1图案；接触窗孔形成步骤，使用所述第1图案将所述接触窗层间膜蚀刻至所述接触窗阻挡膜，借此形成所述第1接触窗层用的第1接触窗孔；及接触窗阻挡膜去除步骤，通过蚀刻将残存于所述第1接触窗孔的底部的所述接触窗阻挡膜予以去除；所述第1接触窗孔的底面对于所述衬底的投影面，位于形成于所述柱状半导体层上面及所述柱状半导体层的上部侧面的所述接触窗阻挡膜对于所述衬底的投影形状的外周内。

优选为，所述接触窗层形成步骤还包含：在所述第1源极或漏极区域上形成第2接触窗层的步骤；形成所述第2接触窗层的步骤包含：第2图案形成步骤，在所述接触窗层间膜上形成与所述第2接触窗层的形成预定区域对应的第2图案；第2接触窗孔形成步骤，使用该第2图案将所述接触窗层间膜蚀刻至所述接触窗阻挡膜，借此形成所述第2接触窗层用的第2接触窗孔；及接触窗阻挡膜去除步骤，通过蚀刻将残存于所述第2接触窗孔的底部的所述接触窗阻挡膜予以去除；所述第2接触窗孔形成为所述第2接触窗孔的侧面与所述衬底大致垂直；所述第1接触窗孔形成为所述第1接触窗孔的侧面的倾斜的平均较所述第2接触窗孔的侧面的倾斜的平均还大。