[发明专利]基于霍尔效应的MOS晶体管

说明书

技术领域

本发明涉及半导体技术领域，更具体地，本发明涉及一种基于霍尔效应的MOS晶体管。

背景技术

随着集成电路技术的不断进步，集成在同一芯片上的半导体器件数量已从最初的几十几百个进化到现在的数以百万计。然而，在半导体器件集成密度与日俱增的同时，其功耗也相应增大。如何降低器件的功耗，已日益成为业界的研究热点。

对于MOS晶体管而言，漏极的寄生电阻是影响器件功耗的一个重要因素。在MOS晶体管开启时，源漏电流流过所述漏极的寄生电阻，进而增加了器件功耗。现有技术的MOS晶体管通常采用离子注入来增大漏极的掺杂浓度，以减小漏极寄生电阻。

然而，所述漏极掺杂浓度的增加会引起较为显著的沟道长度调制效应，影响器件的短沟道性能。此外，在漏极反偏的情况下，漏极会向栅极下方延展，使得栅极与漏极间的寄生电容增大，这又影响器件交流性能的下降。

发明内容

本发明解决的问题是提供一种基于霍尔效应(hall effect)的MOS晶体管，在不影响短沟道性能的情况下，降低了MOS晶体管的漏极寄生电阻，有效提升了器件性能。

为解决上述问题，本发明提供一种基于霍尔效应的MOS晶体管，包括：半导体衬底，所述半导体衬底上的MOS晶体管，所述半导体衬底上还形成有铁磁区，其中，MOS晶体管的导电沟道位于所述铁磁区的磁场中，所述铁磁区的磁化方向垂直于MOS晶体管的沟道电流方向。

可选的，所述MOS晶体管为N型MOS晶体管，所述铁磁区的磁化方向由沟道电流方向沿半导体衬底平面顺时针旋转90度；所述MOS晶体管为P型MOS晶体管，所述铁磁区的磁化方向由沟道电流方向沿半导体衬底平面逆时针旋转90度。

可选的，所述铁磁区位于所述MOS晶体管沿导电沟道方向的两侧。

可选的，所述铁磁区由对称分布于所述导电沟道的铁磁条或铁磁区阵列构成。

可选的，所述铁磁区沿导电沟道方向的长度超过导电沟道的长度。

可选的，所述铁磁区呈薄膜状。

可选的，所述铁磁区包含有铁、钴、镍或钆元素。

可选的，所述铁磁区包括软磁体或永磁体。

可选的，所述铁磁区位于半导体衬底的背面。

可选的，所述铁磁区位于半导体衬底中的场隔离结构中。

可选的，所述铁磁区位于半导体衬底上互连结构的金属层中。

与现有技术相比，本发明具有以下优点：

在形成所述MOS晶体管的半导体衬底中设置了铁磁区，所述铁磁区形成的磁场方向与沟道电流的方向垂直；在MOS晶体管导通时，所述磁场使得导电沟道中运动的多数载流子向远离栅极的方向偏转，而所述多数载流子的偏转会使得MOS晶体管靠近漏极的导电沟道截面扩展，从而有效降低了漏极的寄生电阻。

附图说明

图1示出了本发明基于霍尔效应的MOS晶体管一个实施例的俯视图；

图2a与图2b示出了本发明基于霍尔效应的MOS晶体管沿图1的AB方向的剖面示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。

正如背景技术部分所述，现有技术通常采用离子注入来增大MOS晶体管漏极的掺杂浓度，以减小漏极寄生电阻。然而，所述漏极掺杂浓度的增加会引起较为显著的沟道长度调制效应，同时还增大了栅极与漏极间的寄生电容。这些寄生效应限制了MOS晶体管器件性能的提升。

本发明的发明人发现，对于MOS晶体管而言，在沟道长度基本确定的情况下，漏极寄生电阻的电阻值一方面受漏极电导率影响，另一方面还取决于导电沟道的截面大小，导电沟道的截面面积越大，漏极寄生电阻越小。然而，对于MOS晶体管而言，其导电沟道是半导体衬底靠近栅极的部分区域反型后所形成的，在所述反型的导电沟道中，多数载流子集中于半导体衬底表面，略远离栅极半导体衬底中通常为耗尽区，这使得导电沟道的截面无法有效扩展，也就无法形成具有较大截面面积的导电沟道。

然而，若将通有电流的半导体置于垂直于电流方向的均匀磁场中，所述半导体中的载流子(包括电子与空穴)会因磁场作用而在垂直于电流方向与磁场方向的方向上产生感应电场，即发生了霍尔效应。而所述感应电场可以用于改变载流子的运动方向，从而改变导电沟道的截面积。