[发明专利]半导体器件及其制造方法

说明书

技术领域

本发明涉及半导体器件及其制造方法。更具体地说，本发明涉及包括金属线的半导体器件及其制造方法。

背景技术

半导体器件制造为通过在硅片上沉积/蚀刻材料并将杂质掺入到硅片的预定区域中来根据特定目的进行操作。半导体器件的典型实例是半导体存储器件。半导体存储器件包括大量元件(例如，晶体管、电容器和电阻器)以执行特定目的。各种元件通过导电层连接在一起以交换数据或信号。

随着半导体器件的制造技术被开发出来，已经做出许多努力来通过增加半导体器件的集成密度而在晶片上制造更大量的芯片。因此，设计规则的临界尺寸(CD)逐渐减小以增加集成密度。此外，日益需要半导体器件以更高的速度操作并减少能耗。

为了增加集成密度，需要减小半导体器件中的元件的尺寸并减小将元件连接在一起的互连电路的长度和宽度。另外，互连电路的电阻值必须是小的从而通过宽度窄的互连电路在半导体器件内以最小损耗传送电信号。

通常，在半导体器件中，在各种层上形成金属线以将元件或互连电路电连接在一起。然后，形成触点插塞以便将上金属线连接至下金属线。最近的研究是使用电阻值低的铜(Cu)作为金属线材料或减少金属线本身的图案密度。

发明内容

本发明涉及提供一种半导体器件及其制造方法，其中，由于屏蔽线借助于自对准工序形成于金属线之间，不需要用于形成屏蔽线的额外间距并由此减小了金属线的CD，从而改善了金属线的数据传送特性、信号收发特性和噪音特性。

在本发明的一个实施例中，一种半导体器件包括：多根金属线，其布置在半导体器件上；多个绝缘层，其布置在所述金属线上；以及多根屏蔽线，其布置在所述绝缘层之间。相应地，由于不需要额外间距来形成屏蔽线，所以减小了金属线的CD，从而改善了金属线的数据传送特性、信号收发特性和噪音特性。

所述屏蔽线可以包括钨(W)，并且所述绝缘层可以包括氮化物膜。所述金属线可以包括：由铝(Al)或铜(Cu)形成的金属膜；以及阻挡金属膜，其由氮化钛(TiN)形成并位于所述金属膜的上方和下方。

所述半导体器件还可以包括：层间介电层，其布置在所述金属线的下方；蚀刻停止层，其布置在所述层间介电层上；以及氧化物膜，其布置在所述蚀刻停止层上。因此，可以在金属线的下方容易地形成具有预定厚度的氧化物图案。

所述氧化物膜的厚度可以与所述绝缘层的厚度大致相等。因此，金属线和屏蔽线可以形成为具有大致相等的高度。

多根屏蔽线的端部可以连接在一起并连接至接地触点插塞。因此，容易将多根屏蔽线接地从而改善对金属线的屏蔽效果。

在本发明的另一实施例中，一种半导体器件的制造方法包括：在半导体器件中形成多根金属线；在包括所述金属线在内的半导体器件的整个表面上形成多个绝缘层；以及在各个所述绝缘层之间形成多根屏蔽线。相应地，由于不需要额外间距来形成屏蔽线，所以减小了金属线的CD，从而改善了金属线的数据传送特性、信号收发特性和噪音特性。

形成所述金属线的步骤可以包括：在所述半导体器件中形成下阻挡金属膜、金属膜和上阻挡金属膜；以及利用光刻工序来蚀刻所述上阻挡金属膜、所述金属膜和所述下阻挡金属膜。

所述上阻挡金属膜和所述下阻挡金属膜可以包括氮化钛膜，并且所述金属膜包括钨膜。

形成所述屏蔽线的步骤可以包括：在包括所述金属线在内的半导体器件的整个表面上沉积屏蔽线材料；对沉积的屏蔽线材料的上部进行蚀刻；以及在所述金属线和所述屏蔽线上形成层间介电层。这样，在不执行独立光刻工序的情况下，借助于自对准工序形成屏蔽线。

对所述屏蔽线材料的上部进行蚀刻的步骤可以包括：借助于化学机械抛光(CMP)工序将所述屏蔽线材料的上部平坦化；以及借助于回蚀工序蚀刻余留的屏蔽线材料的上部。在沉积所述屏蔽线材料之前，所述方法还可以包括：在包括所述金属线在内的半导体器件的整个表面上形成由氮化钛形成的阻挡金属膜。所述屏蔽线的高度可以与所述金属线的高度大致相等。

在形成所述金属线之前，所述方法还可以包括：在所述半导体器件中形成层间介电层；在所述层间介电层上形成蚀刻停止层；以及在所述蚀刻停止层上形成氧化物膜。

所述氧化物膜的厚度可以与所述绝缘层的厚度大致相等。因此，金属线的下部高度可以与屏蔽线的下部高度大致相等。

形成所述屏蔽线的步骤可以包括将各个屏蔽线的端部连接在一起并将各个屏蔽线的端部连接至接地触点插塞。因此，可以改善对金属线的屏蔽效果。

所述绝缘层可以形成在所述金属线的顶面和侧壁上以及所述蚀刻停止层的顶面上。