[发明专利]非易失性存储器件和系统及非易失性存储器件编程方法

权利要求书

1.一种对包括N比特多电平单元MLC存储单元的非易失性存储器编程的方法，其中N是2或更大的整数，所述方法包括：

使用递增步长脉冲编程ISPP方法执行第一至第(N-1)页编程操作，以将第一至第(N-1)数据页编程在该MLC存储单元中，其中第一至第(N-1)页编程操作的每一个包括该MLC存储单元当中的擦除单元的擦除编程，

使用该ISPP方法执行第N页编程操作，以将第N数据页编程在该MLC存储单元中。

2.如权利要求1所述的方法，其中该擦除编程不作为该第N页编程操作的一部分而执行。

3.如权利要求1所述的方法，其中N比特MLC存储单元连接到多个字线，并且其中连接到每个字线的MLC存储单元用于存储N页数据。

4.如权利要求1所述的方法，其中N是3或更大的整数。

5.如权利要求4所述的方法，其中在相邻字线的第(n-1)页编程之后执行每个字线的第n页编程，其中n为1到N。

6.如权利要求4所述的方法，其中该N页编程操作包括最低有效位LSB页编程、至少一个中间有效位CSB页编程和最高有效位MSB页编程。

7.如权利要求6所述的方法，其中该多个字线包括第(m-1)字线、与该第(m-1)字线相邻的第m字线、和与该第m字线相邻的第(m+1)字线，其中m为整数，并且其中该方法包括：

该第(m-1)字线的LSB和擦除页编程；

该第m字线的LSB和擦除页编程；

该第(m-1)字线的CSB和擦除页编程；

该第(m+1)字线的LSB和擦除页编程；

该第m字线的CSB和擦除页编程；

该第(m-1)字线的MSB页编程；

该第(m+1)字线的CSB和擦除页编程；

该第m字线的MSB页编程；

该第(m+1)字线的MSB页编程。

8.如权利要求1所述的方法，其中该MLC存储单元是由福勒-诺德海姆隧道编程的闪速存储单元。

9.一种非易失性存储器，包括：

多电平单元MLC存储单元的阵列；

写入电路，被配置为对该MLC存储单元执行递增步长脉冲编程ISPP操作，其中该ISPP操作包括最低有效位LSB页编程、至少一个中间有效位CSB页编程和最高有效位MSB页编程的编程序列；

其中LSB和CSB页编程的每一个包括该MLC存储单元当中的擦除单元的擦除编程，其中该擦除编程增大该MLC存储单元当中的擦除单元的阈值电压分布。

10.如权利要求9所述的非易失性存储器，其中该MSB编程不包括该MLC存储单元当中的擦除单元的擦除编程。

11.如权利要求9所述的非易失性存储器，其中N比特MLC存储单元连接到多个字线，并且其中连接到每个字线的MLC存储单元用于存储N页数据。

12.如权利要求9所述的非易失性存储器，还包括控制逻辑，控制逻辑包括：

编程单元，被配置为执行该LSB和擦除编程、CSB和擦除编程、以及MSB编程；和

编程控制单元，被配置为基于要被编程到该MLC存储单元中的页数据来控制该正常编程单元和擦除编程单元。

13.如权利要求12所述的非易失性存储器，还包括被配置为将从外部设备接收到的地址译码的地址译码器和被配置为从该MLC存储单元的阵列读出数据的读出电路。

14.如权利要求10所述的非易失性存储器，其中该MLC存储单元是由福勒-诺德海姆隧道编程的闪速存储单元。

15.一种存储系统，包括：

非易失性存储器件，包括连接到多个字线和位线的多电平单元MLC存储单元的阵列；

存储器控制器，包括主机接口并且可操作地连接到该非易失性存储器件；

其中该非易失性存储器件包括被配置为对连接到每个字线的MLC存储单元执行递增步长脉冲编程ISPP操作的写入电路，其中该ISPP操作包括最低有效位LSB页编程、至少一个中间有效位CSB页编程和最高有效位MSB页编程的编程序列；

其中LSB和CSB页编程的每一个包括该MLC存储单元当中的擦除单元的擦除编程，其中该擦除编程增大该MLC存储单元当中的擦除单元的阈值电压分布。