[发明专利]半导体元件与其形成方法

说明书

技术领域

本发明涉及半导体元件，且更特别涉及具有埋入式应力单元的半导体元件及其制造方法。

背景技术

在过去几十年间，金属氧化物半导体晶体管(MOSFET)尺寸如栅极长度与栅极氧化物厚度持续缩小，以改善集成电路的速度、效能、密度、以及每单位功能的成本。为了进一步增加晶体管效能，MOSFET工艺在部分半导体基板中形成应力沟道区。应力沟道区可增加载子迁移率，这将增加n型沟道元件如NMOSFET与p型沟道元件如PMOSFET的效能。一般来说，NMOSFET的n型沟道区在源极至漏极的方向应具有拉伸应力，以提高电子迁移率；PMOSFET的p型沟道区在源极至漏极的方向应具有压缩应力，以提高空穴迁移率。目前已有多种方法是关于施加应力至晶体管的沟道区中。

一种方法是形成凹陷于基板的源极/漏极区中，以施加应力至沟道区中。举例来说，可在硅基板的源极/漏极区的凹槽上，外延成晶格结构大于硅的应力诱导层如SiGe层，以施加压缩应力至PMOS元件的沟道区。相同地，可在硅基板的源极/漏极区的凹槽上，外延成晶格结构小于硅的应力诱导层如SiC层，以施加拉伸应力至NMOS元件的沟道区。

然而上述其他材料如SiGe与SiC可能导致其他元件问题。举例来说，位于源极/漏极区的非硅材料将面临金属硅化与超窄结的挑战。PMOS采用的Ge层或SiGe层具有高比例锗会导致快速硼扩散，而NMOS采用的SiC层会导致掺质惰化的问题。上述问题将限制密集尺寸元件无法完整利用应力单元。

发明内容

本发明提供一种半导体元件，包括基板；栅极位于基板上；以及源极/漏极区位于栅极相反的两侧，源极/漏极区包括应力诱导区，与位于应力引发区上的应力区，应力区是半导体材料，且应力诱导区的材料不同于基板与应力区。

本发明也提供一种半导体元件的形成方法，包括提供基板；形成栅极于基板上；形成凹陷于栅极相反两侧的基板中；沿着凹陷底部形成应力诱导区；以及形成应力区于应力诱导区上。

本发明还提供一种半导体元件的形成方法，包括提供基板，其中基板具有鳍状物延伸自基板，以及绝缘区位于该鳍状物的相反两侧；使至少部分鳍状物凹陷至绝缘区上表面的下方；沿着凹陷后的鳍状物的上表面形成应力诱导区；以及形成应力鳍状物于应力诱导区上。

应力诱导区与其上的层状结构之间的晶格结构差异，将导致其上的层状结构具有压缩应力或拉伸应力。当上述结构应用于晶体管的源极/漏极区时，应力诱导区可产生沟道区中所需的应力，且源极/漏极区的上表面仍为硅层。

附图说明

图1是本发明一实施例中，具有较大晶格结构的应力诱导区的剖视图；

图2是本发明一实施例中，平衡后的应力诱导区的剖视图；

图3是本发明一实施例中，具有较小晶格结构的应力诱导区的剖视图；

图4-图8是本发明一实施例中，具有应力沟道区的半导体元件的形成方法；以及

图9-图13是本发明一实施例中，具有应力沟道区的半导体元件的形成方法。

其中，附图标记说明如下：

102、602、1102～应力诱导区；104、702～应力区；106～沟道区；108～源极区；110～漏极区；400、900～基板；402～绝缘区；404、904～栅极结构；410～栅极绝缘层；412～栅极；414～侧壁间隔物；502～凹陷；802、1302～金属硅化区；804、1304～源极/漏极区；902～鳍状物；1202～应力鳍状物。

具体实施方式

下述说明将讨论如何制造与使用本发明的多种实施例。然而必需理解的是，这些实施例提供多种可实施的发明内容，这些内容可应用于多种特定的方式。以下特定的实施例仅用以说明制造与使用的特定方式，并非用以局限本发明。

如同下列的详细说明，本发明实施例采用的埋入式应力诱导区的晶格结构与位于其上的层状结构的晶格结构不同。应力诱导区与其上的层状结构之间的晶格结构差异，将导致其上的层状结构具有压缩应力或拉伸应力。当上述结构应用于晶体管的源极/漏极区时，应力诱导区可产生沟道区中所需的应力，且源极/漏极区的上表面仍为硅层。