[发明专利]减小写入干扰的分离栅闪存制作方法

说明书

技术领域

本发明涉及半导体工艺领域，尤其涉及一种减小写入干扰的分离栅闪存制作方法。

背景技术

在目前的半导体产业中，集体电路产品主要可分为三大类型：逻辑、存储器和模拟电路，其中存储器件在集成电路产品中占有相当大的比例。存储器用于存储大量的数字信息，最近据调查显示，在世界范围内，存储器芯片大约占半导体交易的30％，多年来，工艺技术的进步和市场需求催生越来越多高密度的各种类型存储器，如RAM(随机存储器)、DRAM(动态随机存储器)、ROM(只读存储器)、EPROM(可擦除存储器可编程存储器)、FLASH(闪存)和FRAM(铁电存储器)等。在存储器中，近年来闪存存储器(Flash Memory)的发展尤为迅速。它的主要特点是在不加电的情况下能长期保持存储信息，具有集成度高、快读的存取速度、易于擦除和重写等多项优点，因而在微机、自动化控制等多项领域得到广泛的应用。在各种各样的闪存器件中，基本分为两种类型：叠栅式(stacked gate)和分离栅式(split gate)，制造叠栅式的方法比制造分离栅式简单，且所占面积较小，然而叠栅时存在过擦除问题，该问题通常需要在擦除循环后进行验证以将单元的阈值电压保持在一个电压范围内解决，增加了电路设计的复杂性。但是分离栅式的电路设计相对简单，而且相比叠栅式可以有效解决堆叠式的过擦除问题，同时分离栅式结构利用源端热电子注入进行编程，具有更高的编程效率，因而被广泛应用在各类诸如智能卡、SIM卡、微控制器、手机等电子产品中。

闪存的标准物理结构称为基本位(bit)。通常MOS的栅极(gate)和导电沟道层间由栅极绝缘层隔开，一般为氧化层(gate oxide)；而闪存在控制栅(control gate)与导电沟道间还多了一层物质，称之为浮栅(floating gate)。由于浮栅的存在，使闪存可以完成三种基本操作模式：即读，写，以及擦除。即便在没有电源供给的情况下，浮栅的存在可以保持存储数据的完整性。

由于浮栅的物理特性与结构，使其被注入负电子时，该位就由数字“1”被写成“0”，这一过程为写入，也可称为编程模式；相对的，当负电子从浮栅中移走后，该位就由数字“0”变成“1”，此过程称为擦除。关于电子注入或擦除的技术在业界有许多探讨。其中编程时采用隧穿注入法(channel hot injection)机理。当源极接地，控制栅的电压大于漏极区电压时，浮栅与导电沟道间氧化层的能带会变窄，因此在导电沟道中的负电子会被加速从沟道跃迁到浮栅中，进而完成编程(写入)的动作。在擦除信息时运用了Fowler-Nordheim隧穿效应，控制栅接地，擦除栅加正电压，电子由浮栅隧穿至擦除栅，完成对浮栅中电荷的擦除。在闪存技术发展中，写入干扰时是技术人员最为关切的问题，写入干扰在写入阶段由于电压误写入其他单元的问题。

图1a为现有技术中分离栅闪存的结构示意图，如图1a所示的分离栅闪存结构，控制栅109’位于所述浮栅105’上，所述擦除栅111’位于所述控制栅105’和所述浮栅109’一侧，字线113’位于所述控制栅109’和所述浮栅105’的另一侧，其中字线111’可以减小漏电流，防止过擦除现象。针对现有技术中的分离栅闪存的一种制作方法为：提供一半导体衬底100’；在所述半导体衬底100’上形成栅氧化层103’；在所述栅氧化层103’上形成浮栅多晶硅层；在所述浮栅多晶硅层上形成电介质层107’；在所述电介质层107’上形成控制栅多晶硅层；光刻并刻蚀形成控制栅109’、浮栅105’；定义闪存单元的阈值电压的步骤，其中离子注入浓度为10¹³个/cm²；最后，形成隧穿氧化层、浮栅-字线间隙氧化层、擦除栅111’和字线113’。图1b为现有技术中用于定义闪存单元阈值电压的离子注入步骤示意图，参考图1b，在形成控制栅109’和107’步骤与形成字线111’步骤之间，进行用于定义闪存单元阈值电压的离子步骤，这一步骤具体为在控制栅109’上涂抹光刻胶20’后，图案化光刻胶20’，以光刻胶20’为掩膜进行离子注入。然而，结合图1所示，这一步骤会造成字线113’与浮栅105’之间间隙下方的衬底区域100中的浓度与字线113’下方的沟道104’的浓度差过大，使沟道104’与半导体衬底100’交界处形成的PN结在反向偏置时，易产生隧穿电流，产生隧穿电流在控制栅109’的电压作用下进入浮栅105’，使不该进行写入变化的单元发生写入变化，因此，现有技术中分离栅闪存的制作方法容易造成写入干扰。

发明内容

本发明要解决的技术问题是，减小写入干扰的分离栅闪存制作方法。