[发明专利]一种基于FPGA高速通讯方法的横机数控系统

权利要求书

1.一种基于FPGA高速通讯方法的横机数控系统，包括带ARM模块的管理层，带DSP模块和FPGA模块的协调层、执行层，其特征在于所述ARM模块和FPGA模块之间建有双口RAM高速通讯模块，该模块上设有独立的读写有效引脚。

2.根据权利要求1所述的一种基于FPGA高速通讯方法的横机数控系统，其特征在于所述的双口RAM高速通讯模块包括四个子模块：双口RAM核心模块、双端总线接口匹配模块、PLL模块、总线时序匹配模块；

所述的双口RAM核心模块与ARM模块通讯连接；

所述的双端总线接口匹配模块的一端连接ARM模块和双口RAM核心模块，另一端连接DSP模块和双口RAM核心模块；

所述的PLL模块与双口RAM核心模块的两端口通讯连接；

所述的总线时序匹配模块与DSP模块和ARM模块通讯连接。

3.根据权利要求2所述的一种基于FPGA高速通讯方法的横机数控系统，其特征在于所述的双口RAM核心模块上还设有时钟引脚，所述双口RAM核心模块中的读写控制信号线和数据线通过时序匹配后分别与读写有效引脚和时钟引脚通讯连接；所述的双端总线接口匹配模块与ARM模块中的数据总线和地址总线通讯连接形成信号线，该信号线与双口RAM核心模块通讯连接。

4.根据权利要求2或3所述的一种基于FPGA高速通讯方法的横机数控系统，其特征在于所述的双端总线接口匹配模块包括读写有效信号的匹配模块和数据总线和地址总线，所述数据总线和地址总线又与三态缓冲器通讯连接，三态缓冲器的使能端分别接收经匹配后的读、写使能信号。

5.根据权利要求4所述的一种基于FPGA高速通讯方法的横机数控系统，其特征在于所述的PLL模块以外部10MHZ有源晶振为时钟源，经倍频后，其工作频率设为300MHZ。

6.根据权利要求5所述的一种基于FPGA高速通讯方法的横机数控系统，其特征在于按照双口RAM核心模块的读使能信号、写使能信号以及时钟信号，所述总线时序匹配模块对DSP模块、ARM模块上的读使能信号、写使能信号以及时钟信号进行匹配，使DSP模块、ARM模块上的信号与双口RAM上的相应信号同步，达到时序匹配；当DSP模块或ARM模块进行一次读、写操作时，总线时序匹配模块定时扫描DSP模块、ARM模块上的读写信号，当读、写使能信号有效，且总线时序匹配模块捕捉到DSP、ARM上的时钟上升沿时，使双口RAM上对应引脚有效，此时，DSP模块或ARM模块完成一次读、写操作；经过三个时钟周期后，清除DSP模块或ARM模块上的读、写使能信号以及时钟信号，一次读、写操作结束。

7.根据权利要求6所述的一种基于FPGA高速通讯方法的横机数控系统，其特征在于所述ARM模块为S3C2440，所述DSP模块为TMS320LF2812，所述FPGA为EP3C 10E144C8，所述双口RAM核心模块为由内嵌于FPGA内的M9K模块。